欧洲熟妇色xxxx欧美老妇多毛,日日夜夜综合网

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來(lái)良好發(fā)展充滿信心。

Altera Cyclone III LS FPGA開(kāi)發(fā)套件確保設(shè)計(jì)安全

Altera公司 (NASDAQ:ALTR)今天宣布，開(kāi)始提供Cyclone III LS FPGA開(kāi)發(fā)套件。利用該套件提供的硬件和軟件解決方案，用戶可以進(jìn)行Altera Cyclone III LS FPGA原型開(kāi)發(fā)，測(cè)試設(shè)計(jì)。這是功耗最低的FPGA，200K邏輯單元(LE)的靜態(tài)功耗不到0.25W。在安全問(wèn)題非常重要的很多工業(yè)應(yīng)用中，用戶可以使用Cyclone III LS FPGA的冗余和信息安全功能。

發(fā)表于：10/27/2009

賽普拉斯推出PSoC3和PSoC5可編程片上系統(tǒng)架構(gòu)

賽普拉斯全新的高性能、低功耗PSoC3和PSoC5可編程片上系統(tǒng)架構(gòu)為嵌入式設(shè)計(jì)帶來(lái)新一輪革命.

發(fā)表于：10/27/2009

Altium 最新智能 FPGA 開(kāi)發(fā)板簡(jiǎn)化電子產(chǎn)品設(shè)計(jì)的實(shí)時(shí)原型設(shè)計(jì)

NanoBoard 3000 是可編程設(shè)計(jì)環(huán)境，配套提供了完整的軟硬件、免專(zhuān)利費(fèi)的即用型 IP 以及專(zhuān)用 Altium Designer Soft Design許可證。

發(fā)表于：10/27/2009

微捷碼加大對(duì)臺(tái)積電工藝的支持力度 Quartz DRC和Quartz LVS規(guī)則集現(xiàn)可用于180納米及180納米以下工藝技術(shù)

芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼（Magma）設(shè)計(jì)自動(dòng)化有限公司（納斯達(dá)克代碼：LAVA）日前宣布，Quartz DRC和Quartz LVS規(guī)則集現(xiàn)可應(yīng)用于臺(tái)積電（TSMC）180納米工藝技術(shù)。通過(guò)這種支持力度的加大，設(shè)計(jì)師現(xiàn)在能夠從TSMC-Online(SM)網(wǎng)站下載到Quartz DRC和Quartz LVS的40納米、65納米、90納米、130納米和180納米規(guī)則集（rule decks）。

發(fā)表于：10/19/2009

Altera增強(qiáng)MAX II系列，進(jìn)一步拓展其CPLD應(yīng)用

Altera公司(NASDAQ: ALTR)今天宣布，提供工業(yè)級(jí)溫度范圍以及功耗更低的MAX IIZ器件，從而進(jìn)一步增強(qiáng)了MAX II CPLD系列。MAX IIZ CPLD完美的結(jié)合了邏輯密度、I/O和小外形封裝，靜態(tài)功耗降低了55％，非常適合低成本和低功耗應(yīng)用。這些新功能拓展了MAX IIZ CPLD的市場(chǎng)應(yīng)用，例如工業(yè)、計(jì)算機(jī)和辦公自動(dòng)化、醫(yī)療和消費(fèi)類(lèi)等領(lǐng)域。

發(fā)表于：10/13/2009

安森美半導(dǎo)體針對(duì)數(shù)字及混合信號(hào)ASIC推出具價(jià)格競(jìng)爭(zhēng)力的0.18 μm CMOS制造工藝

廠商新聞,站點(diǎn)首頁(yè),資訊,嵌入式系統(tǒng)

發(fā)表于：10/13/2009

基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真

以順序狀態(tài)邏輯有限狀態(tài)機(jī)的設(shè)計(jì)為例，簡(jiǎn)要介紹了用Verilog語(yǔ)言進(jìn)行集成電路設(shè)計(jì)的一般過(guò)程，并在ModelSim和DC環(huán)境下成功地進(jìn)行了仿真和綜合。

發(fā)表于：10/12/2009

用CPLD設(shè)計(jì)USB1.1 UTMI

制和開(kāi)發(fā)使USB的數(shù)據(jù)能夠在普通網(wǎng)線上傳播,以延長(zhǎng)USB設(shè)備和主機(jī)之間距離的裝置具有廣泛的應(yīng)用價(jià)值[1]。為此需要一個(gè)能夠透明地轉(zhuǎn)換USB數(shù)據(jù)的設(shè)備。該設(shè)備在功能上與集線器有些相似,但現(xiàn)有的集線器芯片不能滿足這一要求。因此有必要自行設(shè)計(jì)一種UTMI(USB Transceiver Macrocell Interface)。利用這種UTMI還可以更方便地設(shè)計(jì)相應(yīng)的串行接口引擎(SIE)及更進(jìn)一步設(shè)計(jì)應(yīng)用的外部設(shè)備。本文以Philip公司的ISP1105為例,詳細(xì)介紹在USB transceiver的基礎(chǔ)上設(shè)計(jì)UTMI的細(xì)節(jié)問(wèn)題,并給出了最后的仿真波形。

發(fā)表于：9/24/2009

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用,傳統(tǒng)的壓力傳感器系統(tǒng)結(jié)構(gòu)復(fù)雜，易受干擾，而智能傳感器系統(tǒng)能夠?qū)鞲衅?、?shù)據(jù)采集、微處理器和數(shù)據(jù)接口集成在一起，具有強(qiáng)大功能和良好抗干擾性能。在設(shè)計(jì)中利用FPGA具有構(gòu)建系統(tǒng)靈活，可實(shí)現(xiàn)片上系統(tǒng)的優(yōu)點(diǎn)，將系統(tǒng)中的嵌入式CPU、片上存儲(chǔ)器、數(shù)據(jù)接口電路以及數(shù)據(jù)采集控制模塊集成在一個(gè)芯片上，簡(jiǎn)化了系統(tǒng)的設(shè)計(jì)；同時(shí)采用多種誤差消除方法，構(gòu)建一個(gè)具有零點(diǎn)漂移校準(zhǔn)、隨機(jī)誤差消除和溫度補(bǔ)償功能的智能壓力傳感器系統(tǒng)，給出了FPGA數(shù)據(jù)采集控制功能模塊的仿真結(jié)果。結(jié)果表明系統(tǒng)運(yùn)行正確。

發(fā)表于：9/24/2009

基于FPGA的灰度形態(tài)學(xué)濾波器實(shí)現(xiàn)

闡述了灰度形態(tài)學(xué)濾波的原理和基本操作,給出了3×3結(jié)構(gòu)元素灰度形態(tài)學(xué)濾波器的硬件結(jié)構(gòu),詳細(xì)描述了該濾波器在Xilinx公司的XC2S400E芯片上實(shí)現(xiàn)的過(guò)程和仿真的方法,并說(shuō)明了需要注意的問(wèn)題。

發(fā)表于：9/24/2009