123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

宏力半導(dǎo)體閃耀亮相IC China 2009

上海宏力半導(dǎo)體制造有限公司(宏力半導(dǎo)體)，中國半導(dǎo)體制造業(yè)領(lǐng)先企業(yè)之一，繼9月初在上?？偛颗e辦了首屆技術(shù)論壇之后，10月22-24日參加了在蘇州國際博覽中心舉行的，由中國半導(dǎo)體行業(yè)協(xié)會主辦的第七屆中國國際集成電路博覽會暨高峰論壇。

發(fā)表于：11/10/2009

Altera開始量產(chǎn)發(fā)售業(yè)界首款集成11.3-Gbps收發(fā)器的FPGA

Altera公司 (NASDAQ:ALTR)今天宣布，開始量產(chǎn)發(fā)售Stratix IV GT EP4S100G2 FPGA，這是業(yè)界首款集成了11.3-Gbps收發(fā)器的FPGA。Stratix IV GT FPGA是目前唯一滿足100G以太網(wǎng)(GbE)和100G光傳送網(wǎng)(OTN)下一代成幀器、MAC、橋接和交換應(yīng)用高速帶寬需求的單芯片器件。通信系統(tǒng)設(shè)計人員利用Altera成熟可靠的高密度、高性能100G解決方案開發(fā)100G系統(tǒng)，相對于ASIC、ASSP和目前其他的FPGA技術(shù)，不但縮短了產(chǎn)品面市時間，而且還降低了風(fēng)險。

發(fā)表于：11/6/2009

浮點：用FPGA嵌入式處理器實現(xiàn)您的構(gòu)想

通過結(jié)構(gòu)協(xié)處理器總線 (FCB) 將 PowerPC 440 處理器上的 128 位輔助處理器單元 (APU) 接口橋接至協(xié)處理器。使用該類協(xié)處理器（賽靈思 LogiCORE IP Virtex-5 APU-FPU），Virtex-5 FXT 用戶可以選擇軟件仿真或者專用軟邏輯 FPU 在 PowerPC 上自如地實現(xiàn)浮點運算。

發(fā)表于：11/6/2009

Altera開始量產(chǎn)發(fā)售業(yè)界首款集成11.3-Gbps收發(fā)器的FPGA

Altera公司 (NASDAQ:ALTR)今天宣布，開始量產(chǎn)發(fā)售Stratix? IV GT EP4S100G2 FPGA，這是業(yè)界首款集成了11.3-Gbps收發(fā)器的FPGA。Stratix IV GT FPGA是目前唯一滿足100G以太網(wǎng)(GbE)和100G光傳送網(wǎng)(OTN)下一代成幀器、MAC、橋接和交換應(yīng)用高速帶寬需求的單芯片器件。通信系統(tǒng)設(shè)計人員利用Altera成熟可靠的高密度、高性能100G解決方案開發(fā)100G系統(tǒng)，相對于ASIC、ASSP和目前其他的FPGA技術(shù)，不但縮短了產(chǎn)品面市時間，而且還降低了風(fēng)險。

發(fā)表于：11/6/2009

計算機接口使19世紀(jì)管風(fēng)琴自行彈奏

蘇格蘭愛丁堡的一群工程師如何利用賽靈思 Spartan-3E入門套件創(chuàng)造出機器人管風(fēng)琴手。

發(fā)表于：11/6/2009

賽靈思旗艦Spartan FPGA 平臺應(yīng)用于香港應(yīng)用科技研究院

賽靈思公司宣布，香港應(yīng)用科技研究院在其面向平板 LCD 電視的最先進的動態(tài) LED 背光控制技術(shù)設(shè)計核心，采用了賽靈思旗艦產(chǎn)品 Spartan-3A FPGA。

發(fā)表于：11/6/2009

基于FPGA的PCI總線接口多通道DMA控制器的設(shè)計與實現(xiàn)

利用FPGA芯片設(shè)計PCI總線接口的多通道DMA控制器的基本原理及實現(xiàn)方法。

發(fā)表于：11/6/2009

數(shù)字系統(tǒng)設(shè)計中VHDL語言設(shè)計問題探討

從描述方法、設(shè)計規(guī)則、時序等方面分析了用硬件描述語言VHDL在EDA設(shè)計中容易出現(xiàn)問題的原因，并提出了相應(yīng)的解決方案。

發(fā)表于：11/6/2009

浮點：用 FPGA 嵌入式處理器實現(xiàn)您的構(gòu)想

在采用數(shù)值處理技術(shù)創(chuàng)建嵌入式應(yīng)用時，通常以整數(shù)或定點表示法來確保算術(shù)運算盡量簡單，這一點至關(guān)重要。因其不僅有助于使成本和功耗降至最低，而且還能盡可能地加速硬件部署。

發(fā)表于：11/6/2009

ChipDesign ISE 11 設(shè)計工具視點

作為一個負(fù)責(zé)FPGA 企業(yè)市場營銷團隊工作的人，我不得不說，由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計領(lǐng)域的獨創(chuàng)性，F(xiàn)PGA 正不斷實現(xiàn)其支持片上系統(tǒng)設(shè)計的承諾。隨著每一代新產(chǎn)品的推出，F(xiàn)PGA 在系統(tǒng)中具有越來來越多的功能，可作為協(xié)處理器、DSP 引擎以及通信平臺等，在某些應(yīng)用領(lǐng)域甚至還可用作完整的片上系統(tǒng)。

發(fā)表于：11/6/2009