頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求,提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù),該技術(shù)以FPGA為核心,搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路,可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào),并且與數(shù)字圖像信號(hào)疊加顯示,具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明,視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求,具備較高的應(yīng)用價(jià)值。 最新資訊 基于SOPC的JPEG2000編碼器設(shè)計(jì) 為了滿足網(wǎng)絡(luò)及多媒體領(lǐng)域的應(yīng)用,JPEG2000的硬件實(shí)現(xiàn)具有重要意義。本文提出了一種改進(jìn)的行式二維小波變換器結(jié)構(gòu),設(shè)計(jì)了位平面并行的位平面編碼器和四級(jí)流水線結(jié)構(gòu)的算術(shù)編碼器,并將其整合于一個(gè)SOPC中,實(shí)現(xiàn)了JPEG2000編碼系統(tǒng)。整個(gè)設(shè)計(jì)通過Altera公司Stratix II系列的EP2S60F1020C5平臺(tái)驗(yàn)證,在最高時(shí)鐘頻率98MHz下能達(dá)到編碼分辨率512*512 灰度圖像52frame/s的速度,滿足了實(shí)時(shí)編碼的要求。 發(fā)表于:8/7/2009 基于Avalon總線的8051MCU IP核的設(shè)計(jì) 本文設(shè)計(jì)了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集,優(yōu)化內(nèi)部的結(jié)構(gòu),通過采用流水線技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度,使IP核在100MHz時(shí)鐘下,能夠單周期執(zhí)行一條指令。本設(shè)計(jì)使用Modelsim軟件完成了功能仿真和時(shí)序仿真,并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發(fā)板上完成了硬件驗(yàn)證。 發(fā)表于:8/7/2009 一種低存儲(chǔ)高速并行小波變換算法的FPGA實(shí)現(xiàn) 小波變換是一種自適應(yīng)的時(shí)頻分析方法,具有多分辨率的特性,廣泛應(yīng)用于調(diào)和分析、圖像處理、雷達(dá)探測等領(lǐng)域,是最新靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG2000的核心算法之一。變換本身是一個(gè)計(jì)算密集型的過程,因此研究該算法的VLSI實(shí)現(xiàn)具有極大意義。本文在Altera公司的低成本、高密度Cyclone II系列FPGA上,實(shí)現(xiàn)了小波變換的VLSI架構(gòu)設(shè)計(jì),最大化減少了算法對(duì)片內(nèi)存儲(chǔ)器的需求,降低了功耗。由于設(shè)計(jì)能夠?qū)D像同時(shí)進(jìn)行行列變換,系統(tǒng)處理速度快,為圖像實(shí)時(shí)處理提供了基礎(chǔ)。 發(fā)表于:8/7/2009 基于FPGA的實(shí)時(shí)聲源定位 提出了利用2個(gè)麥克風(fēng)基于FPGA的聲源定位的方法。具體通過基于相位變換改進(jìn)的互相關(guān)方法成功在低信噪比(10 dB)的噪聲環(huán)境下完成聲源定位。利用同樣的算法和硬件結(jié)構(gòu),可以在1片F(xiàn)PGA芯片上實(shí)現(xiàn)5組并行的時(shí)域處理的系統(tǒng),而且每個(gè)麥克風(fēng)的功耗只有77 mW~108 mW。 發(fā)表于:8/5/2009 Altium加快其軟件更新步伐 按需和其它新增許可選項(xiàng),及實(shí)時(shí)鏈接等最新特性和增強(qiáng)功能使Altium Designer如虎添翼 廠商新聞,站點(diǎn)首頁,資訊,EDA及可編程 發(fā)表于:8/3/2009 EDA是否在半導(dǎo)體產(chǎn)業(yè)生態(tài)系中拿到了應(yīng)得的一份? 多方視點(diǎn),站點(diǎn)首頁,資訊,EDA及可編程 發(fā)表于:8/3/2009 Altium繼續(xù)在其下一代電子產(chǎn)品設(shè)計(jì)軟件Altium Designer中提供新功能 廠商新聞,站點(diǎn)首頁,資訊,嵌入式系統(tǒng),EDA及可編程 發(fā)表于:7/31/2009 09年半導(dǎo)體全球代工市場縮水 產(chǎn)業(yè)醞釀巨變 多方視點(diǎn),站點(diǎn)首頁,資訊,MCU/DSP,嵌入式系統(tǒng),EDA及可編程 發(fā)表于:7/30/2009 半導(dǎo)體業(yè)復(fù)蘇滯后:低端需求尚未完全啟動(dòng) 產(chǎn)業(yè)脈動(dòng),站點(diǎn)首頁,資訊,EDA及可編程 發(fā)表于:7/30/2009 基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn) 技術(shù)論文,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于:7/30/2009 ?…504505506507508509510511512513…?