頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 賽普拉斯推出FleXO時(shí)鐘發(fā)生器 新器件,站點(diǎn)首頁,芯片,模擬技術(shù),EDA及可編程 發(fā)表于：6/24/2009 基于FPGA的全數(shù)字上變頻系統(tǒng)設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁,芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：6/23/2009 數(shù)字衛(wèi)星綜合解碼器異步串行接口的設(shè)計(jì)與應(yīng)用 芯片及解決方案,站點(diǎn)首頁,芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：6/23/2009 有功電能計(jì)量IP核的設(shè)計(jì) 對(duì)有功電能計(jì)量的數(shù)學(xué)模型進(jìn)行了分析，給出了相應(yīng)的IP核實(shí)現(xiàn)模型，并詳細(xì)討論了CIC抽取濾波器、IIR高通濾波器、FIR低通濾波器、數(shù)字頻率變換等模塊的原理與設(shè)計(jì)。利用Simulink模型進(jìn)行了仿真，用VHDL作為設(shè)計(jì)語言，在QuartusII軟件下完成綜合和仿真，并在Altera公司的FPGA芯片CycloneII EP2C35F484C8目標(biāo)板上實(shí)現(xiàn)設(shè)計(jì)。 發(fā)表于：6/23/2009 基于DDR SDRAM的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁,芯片,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：6/23/2009 SpringSoft與臺(tái)積電聯(lián)合開發(fā)多重技術(shù)節(jié)點(diǎn)的制程設(shè)計(jì)套件組合 廠商新聞,站點(diǎn)首頁,資訊,EDA及可編程 發(fā)表于：6/23/2009 賽普拉斯推出PSoC器件CY8C21x45和CY8C22xxx 賽普拉斯(Cypress)日前推出了兩款可提高模擬和數(shù)字性能的新型 PSoC 可編程片上系統(tǒng)。CY8C21x45 和CY8C22xxx PSoC 器件提高了可配置性，改進(jìn)了數(shù)字資源性能，為工程師實(shí)施 PWM、定時(shí)器、I2C 和 SPI 通信接口等提供了更高的設(shè)計(jì)靈活性。利用專用的雙通道 CapSense 電容式觸摸感應(yīng)接口這一所謂的 CapSense Plus技術(shù)，單個(gè)新型 PSoC 器件即能支持多個(gè)按鈕和滑條接口，并能同時(shí)管理電機(jī)控制、智能感應(yīng)、LED 控制等各種功能。新型芯片可充分滿足大型家電、通信、工業(yè)、汽車、消費(fèi)電子以及其他市場(chǎng)領(lǐng)域的各類應(yīng)用需求。 發(fā)表于：6/23/2009 16 位 4 通道 SPI DAC 具軟件可編程單極性和雙極性輸出，實(shí)現(xiàn) ±1LSB INL 和 DNL 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：6/22/2009 利用XCS40實(shí)現(xiàn)小型聲納的片上系統(tǒng)集成 芯片及解決方案,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：6/22/2009 PC機(jī)和激光測(cè)距雷達(dá)雙路高速數(shù)據(jù)通信接口卡 技術(shù)論文,站點(diǎn)首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：6/22/2009 ?…511512513514515516517518519520…?
