頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 基于FPGA實現(xiàn)FIR濾波器的研究 設(shè)計應(yīng)用,站點首頁,技術(shù),MCU/DSP,EDA及可編程 發(fā)表于：2008/9/11 生物芯片掃描儀硬件電路設(shè)計 芯片及解決方案,站點首頁,芯片,MCU/DSP,EDA及可編程,儀器儀表 發(fā)表于：2008/9/11 遙測前端設(shè)備通用化方案設(shè)計及實現(xiàn) 設(shè)計應(yīng)用,站點首頁,技術(shù),MCU/DSP,網(wǎng)絡(luò)與通信,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：2008/9/11 基于FPGA的毫米波多目標(biāo)信號形成技術(shù)的研究 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程,儀器儀表 發(fā)表于：2008/9/10 基于GAL器件的步進(jìn)電機(jī)控制器的研究與設(shè)計 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程 發(fā)表于：2008/9/9 FPGA設(shè)計中關(guān)鍵問題的研究 設(shè)計應(yīng)用,站點首頁,技術(shù),EDA及可編程 發(fā)表于：2008/9/9 基于802.11b無線網(wǎng)卡和EPXA1開發(fā)板的無線MAC開發(fā)平臺 設(shè)計應(yīng)用,站點首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：2008/9/9 基于Verilog HDL的CMOS圖像敏感器驅(qū)動電路設(shè)計 介紹一種用于衛(wèi)星姿態(tài)測量的CMOS圖像敏感器——STAR250的時序驅(qū)動信號,并使用Verilog HDL語言設(shè)計驅(qū)動時序電路。經(jīng)布線、仿真、測試后驗證了驅(qū)動信號的正確性。 發(fā)表于：2008/9/8 一種高速漢明距發(fā)生器的實現(xiàn)與應(yīng)用 芯片及解決方案,站點首頁,芯片,EDA及可編程 發(fā)表于：2008/9/8 基于FPGA的多通道高速實時信號處理系統(tǒng)設(shè)計 在高速實時信號處理系統(tǒng)中常采用FPGA+DSP的架構(gòu)，根據(jù)各自的優(yōu)點，F(xiàn)PGA主要做前端信號處理和系統(tǒng)控制。本文結(jié)合具體工程項目，分析設(shè)計如何將中頻正交采樣（DDC）在FPGA中實現(xiàn) ，F(xiàn)PGA如何與TS201實現(xiàn)高速鏈路口通信，以及多路信號并行實時處理在FPGA中的實現(xiàn)。 發(fā)表于：2008/9/8 ?…562563564565566567568569570571…?
