頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 基于Verilog HDL設(shè)計(jì)的自動(dòng)數(shù)據(jù)采集系統(tǒng) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),MCU/DSP,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：2008/9/17 亞銳電子多功能計(jì)時(shí)計(jì)數(shù)器 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：2008/9/12 美國(guó)國(guó)家半導(dǎo)體推出業(yè)界首套組件齊備的3G-SDI開發(fā)套件 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：2008/9/12 同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：2008/9/12 基于FPGA的IPV6數(shù)據(jù)包的拆裝實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：2008/9/12 FFT實(shí)時(shí)譜分析系統(tǒng)的FPGA設(shè)計(jì)和實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),MCU/DSP,EDA及可編程 發(fā)表于：2008/9/12 RS編譯碼的一種硬件解決方案 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：2008/9/12 一種基于FPGA的誤碼性能測(cè)試方案 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：2008/9/12 Newtec在衛(wèi)星寬帶終端中選用Altera Cyclone II FPGA 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：2008/9/11 用Verilog HDL實(shí)現(xiàn)I2C總線功能 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：2008/9/11 ?…561562563564565566567568569570…?
