頭條 銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu) 北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來(lái)良好發(fā)展充滿信心。 最新資訊 Motion JPEG視頻壓縮IP核的設(shè)計(jì)與實(shí)現(xiàn) 本文設(shè)計(jì)了一個(gè)高效的全流水線結(jié)構(gòu)的Motion JPEG視頻壓縮IP核。在設(shè)計(jì)中提出了一種適合FPGA結(jié)構(gòu)的并行快速矩陣轉(zhuǎn)置電路結(jié)構(gòu)和全流水線的二維離散余弦變換電路結(jié)構(gòu)。在Altera公司的CycloneII系列芯片上搭建了包含NIOSII處理器和Motion JPEG視頻壓縮IP核在內(nèi)的SOPC結(jié)構(gòu)的驗(yàn)證系統(tǒng)。實(shí)驗(yàn)測(cè)得Motion JPEG視頻壓縮IP核可在50Mhz的時(shí)鐘頻率完成對(duì)NTSC制視頻中亮度分量的實(shí)時(shí)壓縮，在100Mhz的時(shí)鐘頻率完成對(duì)952×568連續(xù)亮度圖像的實(shí)時(shí)壓縮，幀率達(dá)147frame/s。實(shí)驗(yàn)結(jié)果表明Motion JPEG視頻壓縮IP核具有較大的實(shí)用價(jià)值和廣闊的應(yīng)用前景。 發(fā)表于：6/4/2008 賽靈思稱FPGA 將成為TD-SCDMA及LTE 通用平臺(tái)核心 廠商新聞,站點(diǎn)首頁(yè),資訊,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：6/2/2008 衛(wèi)星擴(kuò)頻通信窄帶干擾抑制的FPGA實(shí)現(xiàn) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：5/30/2008 新型DVB-C信道編碼、中頻調(diào)制的全數(shù)字實(shí)現(xiàn) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：5/30/2008 超寬帶時(shí)間間隔調(diào)制系統(tǒng)的設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：5/30/2008 10Gbps線速轉(zhuǎn)發(fā)引擎的并行流水線設(shè)計(jì)與實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：5/30/2008 一種基于總線的可重用驗(yàn)證平臺(tái)研究 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：5/29/2008 基于FPGA的高速采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：5/29/2008 AES算法的快速硬件設(shè)計(jì)與實(shí)現(xiàn) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：5/28/2008 Xilinx推出全球性能最高的可配置DSP解決方案 新器件,站點(diǎn)首頁(yè),芯片,MCU/DSP,EDA及可編程 發(fā)表于：5/22/2008 ?…584585586587588589590591592593…?
