頭條 基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 Altera發(fā)布業(yè)界首款40-nm FPGA和HardCopy ASIC 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：2008/5/21 Altera Quartus II軟件8.0開創(chuàng)高端FPGA的性能和效能最高水平 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：2008/5/21 一種基于VHDL的通用全數(shù)字電路人工神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程 發(fā)表于：2008/5/20 一種基于FPGA的可重構(gòu)密碼芯片的設(shè)計(jì)與實(shí)現(xiàn) 芯片及解決方案,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：2008/5/20 基于FPGA全新鎖相倍頻系統(tǒng)的設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：2008/5/19 基于FPGA的可變長度移位寄存器優(yōu)化設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁,芯片,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：2008/5/19 CPLD在可編程邏輯控制系統(tǒng)中的應(yīng)用研究 對CPLD在可編程邏輯控制系統(tǒng)中的可行性和應(yīng)用優(yōu)勢進(jìn)行了分析，提出了一種基于CPLD的新的可編程邏輯控制系統(tǒng)設(shè)計(jì)方法，并給出了一個(gè)設(shè)計(jì)實(shí)例。 發(fā)表于：2008/5/19 嵌入式操作系統(tǒng)在高速實(shí)時(shí)信號處理系統(tǒng)中的應(yīng)用 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),MCU/DSP,EDA及可編程 發(fā)表于：2008/5/19 德州儀器推出的超薄芯片模塊可用于生產(chǎn)圖案豐富的高質(zhì)量多品牌非接觸式卡 新器件,站點(diǎn)首頁,芯片,EDA及可編程 發(fā)表于：2008/5/19 基于Nios的通用編譯碼器的設(shè)計(jì) 提出了一種基于Nios的通用編譯碼器的設(shè)計(jì)，利用嵌入在FPGA中的Nios處理器，對多種編譯碼模塊進(jìn)行控制。詳細(xì)論述了主要模塊的設(shè)計(jì)和實(shí)現(xiàn)方案及整個(gè)系統(tǒng)的啟動機(jī)制。該編譯碼器在通信原理教學(xué)實(shí)驗(yàn)系統(tǒng)中運(yùn)行良好，體現(xiàn)了它的穩(wěn)定性及可擴(kuò)展性。 發(fā)表于：2008/5/19 ?…586587588589590591592593594595…?
