頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 Altera新的Nios II嵌入式評估套件在嵌入式系統(tǒng)中展示了獨(dú)特的FPGA設(shè)計(jì)能力 Altera公司(NASDAQ: ALTR)今天宣布開始提供新的Cyclone III版Nios II嵌入式評估套件。Nios II評估套件是功能豐富的低成本平臺(tái)，為嵌入式設(shè)計(jì)人員提供快捷簡單的實(shí)踐方式來評估Nios II處理器、SOPC Builder系統(tǒng)設(shè)計(jì)軟件及其定制應(yīng)用軟件。 發(fā)表于：12/4/2007 PSoC-----嵌入式系統(tǒng)設(shè)計(jì)的新突破 PSoC-----嵌入式系統(tǒng)設(shè)計(jì)的新突破 發(fā)表于：12/4/2007 Synplicity 加入 Xilinx ESL 的設(shè)計(jì)生態(tài)系統(tǒng) 廠商新聞,站點(diǎn)首頁,資訊,MCU/DSP,EDA及可編程 發(fā)表于：11/29/2007 基于FPGA的高速PID控制器設(shè)計(jì)與仿真 采用流水線和狀態(tài)機(jī)設(shè)計(jì)方法對增量式數(shù)字PID控制算法進(jìn)行了優(yōu)化設(shè)計(jì)，給出了優(yōu)化后的FPGA實(shí)現(xiàn)方法，對完整的PID控制系統(tǒng)進(jìn)行了軟件仿真。 發(fā)表于：11/27/2007 Altera Quartus II軟件榮膺EDN中國2007創(chuàng)新獎(jiǎng) 廠商新聞,站點(diǎn)首頁,資訊,EDA及可編程 發(fā)表于：11/27/2007 基于NiosⅡ的圖像采集和顯示的實(shí)現(xiàn) 采用OV2610的CMOS圖像傳感器和26K色的TFT液晶屏，在SOPC上集成了OV2610、TFT液晶控制器和DMA控制器，實(shí)現(xiàn)了圖像數(shù)據(jù)流的采集和顯示。 發(fā)表于：11/21/2007 DRM系統(tǒng)的SHA256算法設(shè)計(jì)及FPGA實(shí)現(xiàn) 介紹了一種適于DRM系統(tǒng)的SHA-256算法和HMAC算法，給出了在FPGA上實(shí)現(xiàn)SHA256算法和HMAC算法的一種電路設(shè)計(jì)方案，并對算法的硬件實(shí)現(xiàn)部分進(jìn)行了優(yōu)化設(shè)計(jì)，給出了基于Altera公司的Stratix II系列的FPGA的實(shí)現(xiàn)結(jié)果。 發(fā)表于：11/19/2007 3-DES IP核的VerilogHDL設(shè)計(jì) 首先介紹了3-DES算法的加密/解密原理，在此基礎(chǔ)上，采用流水線技術(shù)，設(shè)計(jì)了一種高速的3-DES加/解密IP核，并用VerilogHDL語言描述其中的各個(gè)模塊。為了能更好地與其他IP核互聯(lián)，為該IP核設(shè)計(jì)了輸入輸出控制信號(hào)，同時(shí)將其下載到FPGA中進(jìn)行驗(yàn)證，獲得了良好的性能。 發(fā)表于：11/19/2007 面積優(yōu)先的分組密碼算法SMS4 IP核設(shè)計(jì) 對新分組密碼算法SMS4進(jìn)行了FPGA實(shí)現(xiàn)。所設(shè)計(jì)的SMS4算法的IP核主要包括具有加解密功能的非流水線式數(shù)據(jù)通路和實(shí)時(shí)產(chǎn)生子密鑰的密鑰擴(kuò)展模塊，并且支持電子密碼本(ECB)和分組鏈接(CBC)兩種工作模式。提出了一種不含密鑰初始化的運(yùn)行模式，使解密吞吐率提高近一倍。實(shí)驗(yàn)表明，該IP核吞吐率高且相對面積小，非常適合面積受限條件下的無線產(chǎn)品應(yīng)用。 發(fā)表于：11/19/2007 開啟可配置處理新時(shí)代 Xilinx發(fā)布新一代完整的嵌入式處理平臺(tái) 新器件,站點(diǎn)首頁,芯片,MCU/DSP,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：11/14/2007 ?…610611612613614615616617618619…?
