- 格式 資料名稱 上傳者 下載量 上傳時間
-
基于高效信道化的侦察接收机设计与实现
chenyy
27
2010-07-13
標(biāo)簽： FPGA
-
浮点反正切函数的FPGA实现
chenyy
46
2010-07-13
標(biāo)簽： FPGA
-
NiosII系统开发流程
zrtech
21
2010-07-09
標(biāo)簽： SoPC
-
IIR数字滤波器的FPGA仿真与实现
aet
21
2010-07-09
-
基于FPGA的交流电动机伺服控制系统的设计
aet
15
2010-07-09
標(biāo)簽： FPGA
-
天然气体积修正仪数据采集模块设计
aet
8
2010-07-09
-
静态时序分析与逻辑（华为内部培训资料）
lanxitong
67
2010-07-09
-
基于FPGA的全数字交流伺服系统信号处理
aet
6
2010-07-06
標(biāo)簽： FPGA
-
基于加强的前景图像纹理的图像检索方法
aet
3
2010-07-06
-
基于FPGA的多通道串行数据交换中心的设计
aet
9
2010-07-06
標(biāo)簽： FPGA
-
ModelSim SE 十分钟入门
foho
98
2010-07-06
標(biāo)簽： SoPC
-
NIOS II软件开发文档
foho
60
2010-07-06
標(biāo)簽： SoPC
-
Xilinx Verilog培训资料（5）
sidney
105
2010-07-05
標(biāo)簽： FPGA
-
Xilinx Verilog培训资料（4）
sidney
98
2010-07-05
標(biāo)簽： FPGA
-
Xilinx Verilog培训资料（3）
sidney
109
2010-07-05
標(biāo)簽： FPGA
-
Xilinx Verilog培训资料（2）
sidney
102
2010-07-05
標(biāo)簽： FPGA
-
Xilinx Verilog培训资料（1）
sidney
126
2010-07-05
標(biāo)簽： FPGA
-
基于DSP Builder的星座映射与解映射器设计
aet
14
2010-07-05
標(biāo)簽： 开发工具
-
基于FPGA的数据采集系统的设计
aet
8
2010-07-05
標(biāo)簽： FPGA
-
用Verilog HDL设计带有48字节RAM的日历时钟芯片
aet
40
2010-07-03
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2