异步FIFO的VHDL设计
所屬分類：教程|讲义
上傳者：nara
文檔大?。?span>86 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：给出了一个利用格雷码对地址编码的羿步FIFO 的实现方法，并给出了VHDL 程序，以解决异步读写时钟引起的问题。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。