带有增益提高技术的高速CMOS运算放大器设计
所屬分類：技术论文
上傳者：serena
標(biāo)簽： 运算放大器 CMOS
所需積分：1分積分不夠怎么辦？
文檔介紹： 设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25m CMOS工艺，在Cadence环境下对电路进行Spectre仿真。仿真结果表明，在2.5 V单电源电压下驱动2 pF负载时，运放的直流增益可达到124 dB，单位增益带宽720 MHz，转换速率高达885 V/s，达到0.1%的稳定精度的建立时间只需4 ns，共模抑制比153 dB。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。