基于FPGA的SRIO多通道控制系统设计与实现
所屬分類：技术论文
上傳者：aetmagazine
文檔大?。?span>4523 K
標(biāo)簽： Xilinx SRIO 多通道
所需積分：0分積分不夠怎么辦？
文檔介紹：在板间互联及芯片互联方式上，SRIO具有更高的带宽及实时性。使用MSG（消息）接口的HELLO格式，发送端采用多接口设计方法，内部采用Round-Robin处理机制，实现了多通道接口在同时发送数据时共用一个SRIO接口的竞争处理；同时封装为多通道的输入输出的方式，支持接口数量、时钟域的任意扩展。经过测试验证，该系统最大可实现64个不同时钟下通道的数据收发，单通道下包和包之间延时最低可到4 μs，在SRIO传输应用方向上，具有较好的应用价值。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。