基于Verilog的RISC MCU中斷系統(tǒng)的設(shè)計與驗證
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>184 K
所需積分：0分積分不夠怎么辦？
文檔介紹：詳細論述了4位RISC MCU中斷系統(tǒng)的Verilog設(shè)計實現(xiàn)過程。該MCU采用PIC兩級流水線結(jié)構(gòu)，含4個中斷源，2級優(yōu)先級。最后通過整體的RISC MCU IP核對其中斷系統(tǒng)進行完整的程序測試，完成功能與時序的仿真與驗證。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。