一种基于DAB正交频分复用系统的变长度高速FFT处理器的硬件设计
所屬分類：技术论文
上傳者：aet
文檔大小：413 K
所需積分：0分積分不夠怎么辦？
文檔介紹：从分析对比现有FFT实现技术的角度出发，选择采用基2/4/8的单步延迟FFT结构、16位的定点Q15数据表示格式，完成了一种FFT处理器的设计。通过三个选择器实现了变长度设计，同时还进行了乘法单元的优化，用Altera公司的StratixⅡ系列FPGA综合验证了其功能。最终基于Charter标准单元库的0.35?滋m CMOS工艺进行了实现，采用Synopsis Design Compiler进行了综合，结果表明后仿真功能正确，在50MHz的工作频率下，完成2 048、1 024、512点FFT分别仅需40.94?滋s、20.46?滋s和10.22?滋s，达到了高速设计的目的。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。