H.264 baseline解码器中运动补偿模块的硬件设计
所屬分類：技术论文
上傳者：aet
文檔大?。?span>129 K
所需積分：0分積分不夠怎么辦？
文檔介紹：完成了H.264 baseline解码器中运动补偿模块的Verilog建模，通过了功能验证和综合。该运动补偿模块可用于H.264 baseline解码器的FPGA实现和ASIC实现。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。