基于FPGA的并行DDS
所屬分類：技术论文
上傳者：aet
文檔大?。?span>279 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介绍一种提高直接数字合成器（DDS）系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列（FPGA）的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式，输出频率范围250MHz～350MHz，频率分辨率6Hz，寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点，可用于雷达、电子战领域的宽带信号产生。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。