復雜數(shù)字視頻信號處理器IP核設計
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>333 K
所需積分：0分積分不夠怎么辦？
文檔介紹：針對復雜數(shù)字視頻處理電路的數(shù)據(jù)處理量大、處理過程復雜、系統(tǒng)工作頻率高、涉及到復雜嚴格的時序邏輯關系的特點，按照場序制彩色FSC原理和VESA標準，采用現(xiàn)代EDA技術(shù)，設計了一個適于FPGA實現(xiàn)的、應用于MD800G6驅(qū)動控制器中的復雜數(shù)字視頻信號處理器IP核，給出了各個部分的設計。仿真結(jié)果表明了設計的可行性。該設計具有可靠性高、升級容易等特點。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。