| 实用低功耗CPLD设计 | |
| 所屬分類(lèi):解决方案 | |
| 上傳者:aet | |
| 文檔大小:137 K | |
| 標(biāo)簽: CPLD 功耗 | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹: 每个便携设备或者手持设备工程师都知道使功耗最小化是当前设计绝对需要的。但是,一个经验丰富的工程师就会明白微妙的细节可以使电池寿命延长到最大。这篇文章主要关注老练的专家怎样使用极低功耗的CPLD从嵌入式设计的I/O子系统里去挤出一点功耗。我们先回顾一下CPLD在嵌入式设计中一般被用来减少功耗和版大小,以及BOM成本。接下来,我们看怎样在待机模式下减少CPLD功耗,不只是小心选择设备,而且是选择一个合适的总线结构。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專(zhuān)家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2