一种基于FPGA的时钟跟踪环路的设计与实现
所屬分類：解决方案
上傳者：aet
文檔大?。?span>222 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。