AES算法的快速硬件设计与实现
所屬分類：技术论文
上傳者：aet
文檔大?。?span>1865 K
所需積分：0分積分不夠怎么辦？
文檔介紹：基于FPGA并采用流水线技术和优化设计，提出了一种更高效的AES算法IP核的硬件设计方法。在使用较低时钟频率的情况下，可以获得更大的数据吞吐量和更快的传输速度。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。