使用VHDL进行分频器设计
所屬分類(lèi)：软件
上傳者：chenyy
文檔大?。?span>412 K
標(biāo)簽： 开发工具
所需積分：0分積分不夠怎么辦？
文檔介紹：本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计，包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可通过Synplify Pro或FPGA生产厂商的综合器进行综合，形成可使用的电路，并在ModelSim上进行验证。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。