利用异步采样电路提高SRAM工艺FPGA的设计安全性
所屬分類：技术论文
上傳者：aet
文檔大小：2299 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一种利用外接CPLD提高SRAM工艺FPGA设计安全性的方法。该方法利用异步采样电路的不确定性生成随机序列，并且每次上电都产生不同的随机序列，断绝了剽窃者通过克隆序列对系统进行破解的可能性。此外，芯片之间通信采用了M序列加密，以进一步增强系统的安全性。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。