突发通信中Turbo码的FPGA实现
所屬分類：技术论文
上傳者：aet
文檔大?。?span>324 K
所需積分：0分積分不夠怎么辦？
文檔介紹：给出了低复杂度和低延迟的Turbo码编译码的FPGA实现方案，方案中分量码译码算法采用Max-Log-Map算法。基于提出的设计方案，在Xilinx的FPGA芯片上实现了帧长在64～1024之间可变的短帧长Turbo编译码模块。仿真和测试结果表明，该模块的误码率性能优良、译码延时较小、数据吞吐量大，可用于低信噪比条件下突发数据通信中的差错控制。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。