基于FPGA的E1/VC-4数字复接器的设计与实现
所屬分類：技术论文
上傳者：aet
文檔大小：305 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在分析同步数字体系中2.048Mbps支路信号E1异步映射复用进VC-4的过程的基础上，对系统中各功能模块的设计原理进行了详细阐述，重点讨论了时钟/使能信号产生电路的功能及设计。最后，完成了E1/VC-4复接电路的设计与实现，并基于ALTERA/EP1C6T144C8环境完成了验证。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。