基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计
所屬分類：技术论文
上傳者：serena
文檔大?。?span>508 K
標(biāo)簽： 接口IC
所需積分：0分積分不夠怎么辦？
文檔介紹：介绍了一种基于现场可编程门阵列(FPGA) 和第二代双倍数据率同步动态随机存取记忆体(DDR2) 的高速模数转换(ADC) 采样数据缓冲器设计方法,论述了在Xilinx V5 FPGA 中如何实现高速同步时钟设计和高速数据同步接收设计。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。