| 基于计数器的随机单输入跳变测试序列生成 | |
| 所屬分類:技术论文 | |
| 上傳者:aet | |
| 文檔大小:247 K | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:分析了CMOS逻辑电路的功耗来源,对低功耗内建自测试技术进行了研究.为了减少被测电路内部节点的开关翻转活动率,提高测试向量之间的相关性,研究了随机单输入跳变测试生成序列,可以在不损失故障覆盖率的前提下,降低被测电路的开关翻转活动率,实现测试期间的低功耗,特别适合于数字集成电路的内建自测试. | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2