高速数字串行加法器及其应用
所屬分類：技术论文
上傳者：aet
文檔大?。?span>276 K
所需積分：0分積分不夠怎么辦？
文檔介紹：与传统加法器相比,数字串行加法器具有工作频率高、占用资源少、设计灵活等优点。介绍了数字串行加法器的原理,说明了该加法器在FPGA上的实现要点及其在匹配滤波器设计中的应用。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。