基于Verilog HDL设计的自动数据采集系统
所屬分類：技术论文
上傳者：aet
文檔大?。?span>210 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介绍了一种采用硬件控制的自动数据采集系统的设计方法,包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明:该采集系统具有很高的实用价值,极大地提高了系统的信号处理能力。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。