基于高速串行BCD码除法的数字频率计的设计
所屬分類：技术论文
上傳者：aet
文檔大?。?span>201 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介绍了在FPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较，提出了高速串行BCD码除法的硬件算法，并将其应用在频率计设计中。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。