高速CMOS输入DAC中的建立和保持时间测量
所屬分類：技术论文
上傳者：ADI
文檔大小：236 K
標簽： 数据转换
所需積分：0分積分不夠怎么辦？
文檔介紹：为实现高速DAC的最佳性能，必须满足一定的建立和保持时间要求。在200 MSPS至250 MSPS的时钟速率下，FPGA/ASIC/DAC的全部时序预算并不是一件小事。客户若要完成时序验证，必须清楚列出并明确定义数据手册中的时序规格。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。