基于DSP和FPGA的全景圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>485 K
所需積分：0分積分不夠怎么辦？
文檔介紹：設(shè)計(jì)了基于DSP和FPGA的全景圖像處理方案，F(xiàn)PGA完成圖像采集，DSP完成圖像的各種處理算法。利用FPGA設(shè)計(jì)了基于乒乓緩存機(jī)制的SDRAM控制器；采用EDMA方式，完成了DSP與FPGA的數(shù)據(jù)交換。測(cè)試結(jié)果表明，DSP+FPGA折反射全景圖像處理系統(tǒng)完成了對(duì)分辨率為2 048× 2 048、每秒15幀的Camera Link接口的全景圖像的實(shí)時(shí)采集及緩存解算，并以1 024×768的分辨率進(jìn)行實(shí)時(shí)顯示。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。