基于VHDL语言的卷积码和Viterbi译码的实现
所屬分類：技术论文
上傳者：aet
文檔大?。?span>1281 K
標簽： 开发工具
所需積分：0分積分不夠怎么辦？
文檔介紹：介绍并用VHDL语言实现了卷积编码和维特比译码。根据编码器特征设计了一种具有针对性的简洁的维特比译码器结构，并通过ModelSim平台验证了该设计的正确性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。