基于Verilog HDL的一种绝对值编码器实时读出算法
所屬分類：参考设计
上傳者：aet
文檔大?。?span>492 K
所需積分：0分積分不夠怎么辦？
文檔介紹：针对所设计的绝对值编码器读出电路板，用Verilog HDL设计了一种绝对值编码器实时读出程序。可以将编码器数据读入FPGA，并将编码器输出的普通二进制数据转换为角度值，最后驱动液晶显示屏实时读出角度值。经过测试，该程序能够稳定运行在电路板上，完全满足编码器数据在液晶显示屏上的实时读出。本程序基于模块化设计，易于移植。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。