cadence 相關(guān)文章(108篇)
-
EDA 之戰(zhàn)
發(fā)表于：7/15/2020 12:59:55 PM
-
Cadence發(fā)布業(yè)界首款基于機器學(xué)習(xí)引擎的新版數(shù)字全流程
發(fā)表于：3/18/2020 5:04:36 PM
-
?EDA發(fā)展歷史及現(xiàn)狀
發(fā)表于：1/23/2020 9:11:58 PM
-
Cadence宣布EDA領(lǐng)域規(guī)模最大、涵蓋技術(shù)最全面的業(yè)內(nèi)盛會-CDNLive順利落幕
發(fā)表于：8/16/2019 9:05:48 AM
-
Cadence發(fā)布全球首個企業(yè)級原型平臺Protium X1
發(fā)表于：8/16/2019 9:02:17 AM
-
Cadence大會滬上開幕，IC產(chǎn)業(yè)向AI“求解”
發(fā)表于：8/16/2019 8:49:00 AM
-
Cadence推出Clarity 3D場求解器，為系統(tǒng)級分析和設(shè)計提供前所未有的性能及容量
發(fā)表于：8/16/2019 12:58:00 AM
-
Cadence推出全新Tensilica DNA 100處理器IP，為設(shè)備端AI應(yīng)用提供業(yè)界領(lǐng)先的性能和能效
發(fā)表于：8/16/2019 12:56:00 AM
-
UltraSoC獲得500萬英鎊投資，欲將其系統(tǒng)級芯片分析和安全監(jiān)技術(shù)推廣到高可靠性系統(tǒng)應(yīng)用領(lǐng)域
發(fā)表于：6/28/2019 6:37:33 PM
-
Cadence推Tensilica Vision Q7 DSP 為汽車提供雙倍的視覺和AI性能
發(fā)表于：6/15/2019 8:29:45 PM
-
Cadence 發(fā)布企業(yè)級 FPGA 原型
發(fā)表于：6/9/2019 1:12:51 PM
-
Arm、Cadence、Xilinx聯(lián)合推出基于TSMC 7納米工藝的首款A(yù)rm Neoverse系統(tǒng)開發(fā)平臺，面向下一代云到邊緣基礎(chǔ)設(shè)施
發(fā)表于：3/23/2019 9:59:25 PM
-
Cadence陳立武：數(shù)據(jù)經(jīng)濟為半導(dǎo)體產(chǎn)業(yè)帶來巨大空間
發(fā)表于：8/20/2018 5:31:00 PM
-
2018年度Cadence中國用戶大會最佳論文花落天津飛騰
發(fā)表于：8/16/2018 1:49:00 PM
-
Cadence推出Voltus-XP 支持大規(guī)模并行處理、加速高達5倍、大容量的先進工藝節(jié)點電源簽核技術(shù)
發(fā)表于：7/25/2018 10:00:44 PM
-
Cadence 30年創(chuàng)新歷程
發(fā)表于：6/6/2018 8:48:06 PM
-
Cadence全新Tensilica Vision Q6 DSP IP助力提升視覺與AI性能
發(fā)表于：4/13/2018 1:02:00 PM
-
首款3nm測試芯片流片成功
發(fā)表于：3/8/2018 5:00:00 AM
-
AI開始在芯片設(shè)計領(lǐng)域大顯身手
發(fā)表于：2/7/2018 9:49:00 PM
-
艾睿電子和Cadence在arrow.com推出OrCAD Entrepreneur，加速印刷電路板設(shè)計流程
發(fā)表于：2/1/2018 6:43:55 PM
-
Cadence推出業(yè)界首款PCI Express 5.0驗證IP 現(xiàn)可供貨
發(fā)表于：11/29/2017 7:52:00 PM
-
千人盛會開幕，2017 Cadence全球用戶大會 CDNLive登陸上海
發(fā)表于：8/15/2017 3:17:02 PM
-
Cadence推出針對最新移動和家庭娛樂應(yīng)用的Tensilica HiFi 3z DSP架構(gòu)
發(fā)表于：7/26/2017 11:16:00 AM
-
Cadence針對Palladium Z1仿真平臺發(fā)布VirtualBridge適配器
發(fā)表于：6/19/2017 3:37:00 PM
-
Cadence數(shù)字、簽核與定制／模擬工具助力實現(xiàn)三星7LPP和8LPP工藝技術(shù)
發(fā)表于：6/15/2017 1:27:00 PM
-
全新Cadence Virtuoso實現(xiàn)IC、封裝和電路板無縫集成的設(shè)計流程
發(fā)表于：6/12/2017 3:10:00 PM
-
Cadence發(fā)業(yè)界首款獨立完整神經(jīng)網(wǎng)絡(luò)DSP核
發(fā)表于：5/4/2017 11:16:00 AM
-
聯(lián)發(fā)科采用Cadence 7nm工藝實現(xiàn)流片
發(fā)表于：4/19/2017 2:17:00 PM
-
Cadence發(fā)布7納米工藝Virtuoso先進工藝節(jié)點擴展平臺
發(fā)表于：4/18/2017 10:52:00 AM
-
時評：半導(dǎo)體產(chǎn)業(yè)又活過來了
發(fā)表于：1/11/2017 4:08:00 PM
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2