带隙基准 相關文章(19篇)
-
一种宽输入范围高PSR带隙基准电路设计
發(fā)表于：2024/4/29 下午1:10:00
-
改进型恒温晶振三次方补偿电路的研究与设计
發(fā)表于：2020/9/17 下午3:34:00
-
一款6.4 ppm/℃的低功耗带隙基准设计
發(fā)表于：2019/9/11 下午2:15:00
-
一种新型带隙基准源设计
發(fā)表于：2018/11/13 上午9:52:00
-
一种消除失调电压的低温度系数带隙基准电路
發(fā)表于：2018/9/5 下午3:38:05
-
0.13 μm CMOS电流模式高精度基准源设计
發(fā)表于：2017/6/6 下午1:59:00
-
一种低功耗高精度带隙基准的设计
發(fā)表于：2015/6/30 下午10:11:00
-
2.45 GHz 0.18 μm CMOS高线性功率放大器设计
發(fā)表于：2014/4/16 上午11:34:00
-
一种带有曲率补偿的宽输入带隙基准源设计
發(fā)表于：2013/11/13 上午9:24:00
-
高电源抑制比低温漂带隙基准源设计
發(fā)表于：2013/7/4 下午2:53:00
-
纤巧、表面贴装和密封的电压基准 提供了卓越的稳定性
發(fā)表于：2013/2/20 下午2:53:44
-
模拟电路设计的九个级别
發(fā)表于：2012/4/17 下午5:11:37
-
一种高电源抑制的基准源的设计
發(fā)表于：2011/8/4 上午11:40:13
-
0.18 μm CMOS带隙基准电压源的设计[图]
發(fā)表于：2011/6/17 下午12:05:02
-
0.18 μm CMOS带隙基准电压源的设计
發(fā)表于：2011/5/30 上午12:00:00
-
一种带有软启动的精密CMOS带隙基准设计
發(fā)表于：2011/1/27 上午12:00:00
-
一个高性能带隙基准电压源的设计
發(fā)表于：2010/12/5 上午12:00:00
-
业内精度最高的4路/6路/8路电压微处理器监控电路
發(fā)表于：2008/8/4 下午4:45:36
-
业内精度最高的4路/6路/8路电压微处理器监控电路
發(fā)表于：2008/8/4 下午3:56:15
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2