国产aⅤ无码专区亚洲aⅤ毛片,人人看人人拍国产精品

VxWorks下TRDP協(xié)議棧移植[嵌入式技術(shù)][汽車電子]

在VxWorks操作系統(tǒng)下對(duì)TRDP協(xié)議棧移植遇到的問題進(jìn)行分析與解決，介紹了在TRDP（Train Real-time Data Protocol）應(yīng)用過程中遇到數(shù)據(jù)發(fā)送失敗時(shí)的應(yīng)對(duì)方法，最后指出了目前VxWorks 6.5版本FTP組件中普遍存在的后門問題。經(jīng)過兩年的驗(yàn)證，超20萬公里運(yùn)用考核，在機(jī)車車輛網(wǎng)絡(luò)控制系統(tǒng)中應(yīng)用該協(xié)議棧所遇到的問題及其解決方法，可以證明移植成功，方法可靠，值得推廣。

發(fā)表于：10/23/2018

基于虛擬孔的多米諾邏輯混淆電路設(shè)計(jì)[模擬設(shè)計(jì)][智能電網(wǎng)]

通過對(duì)邏輯混淆電路和物理級(jí)偽裝技術(shù)的研究，提出一種能防御逆向工程的多米諾邏輯混淆電路方案。該方案首先利用接觸孔的虛實(shí)性，設(shè)計(jì)相同的電路結(jié)構(gòu)實(shí)現(xiàn)與非、或非、非三種邏輯功能；然后采用TSMC 65 nm工藝綜合基準(zhǔn)電路ISCAS-89，并將多米諾邏輯混淆電路應(yīng)用到電路網(wǎng)表；最后，完成對(duì)更換后網(wǎng)表的性能測(cè)試。與已有混淆電路相比，所設(shè)計(jì)的電路功耗開銷降低4.79%，面積開銷降低2.16%，延時(shí)開銷降低16.66%，有效提高了電路安全性。

發(fā)表于：10/23/2018

?基于軟件定義安全的企業(yè)內(nèi)網(wǎng)威脅誘捕機(jī)制[通信與網(wǎng)絡(luò)][信息安全]

隨著攻防速度加快和內(nèi)網(wǎng)滲透增多，以欺騙技術(shù)為代表的主動(dòng)防御思想變得重要。針對(duì)防守手段單一、遲緩，提出了一種基于軟件定義安全的威脅誘捕機(jī)制，基于最大化業(yè)務(wù)吸引度和相關(guān)度構(gòu)造高真實(shí)度的誘捕環(huán)境，并通過多應(yīng)用編排實(shí)現(xiàn)自適應(yīng)的跟蹤朔源和隔離威脅，最終切斷攻擊鏈。

發(fā)表于：10/22/2018

金融行業(yè)“金融安全3.0”理論與生態(tài)[其他][信息安全]

金融行業(yè)因其業(yè)務(wù)特性，尤其重視安全防護(hù)。然而，金融業(yè)務(wù)需求增長加速，使得必須盡快提高后臺(tái)業(yè)務(wù)處理效率，加上科學(xué)技術(shù)迅猛發(fā)展，金融信息化成為金融轉(zhuǎn)型的一大特征，金融科技日漸成為金融產(chǎn)品的重要支撐手段。同時(shí)，攻擊者的安全威脅手段也推陳出新，攻防發(fā)展的不對(duì)稱導(dǎo)致金融安全事件層出不窮。提出了“金融安全3.0”理論體系，從信息基礎(chǔ)設(shè)施、金融科技和金融業(yè)務(wù)三個(gè)層級(jí)構(gòu)建金融安全框架，并探討了在新挑戰(zhàn)下金融安全生態(tài)的建設(shè)。

發(fā)表于：10/22/2018

DC-30 GHz GaAs pHEMT分布式功率放大器設(shè)計(jì)[模擬設(shè)計(jì)][其他]

采用 0.25 μm GaAs pHEMT工藝研制了一款分布式功率放大器，詳細(xì)介紹了電路設(shè)計(jì)和優(yōu)化過程。通過增加低頻交流終端,使得該放大器低頻段的增益平坦度有明顯的改善。仿真結(jié)果表明該放大器帶寬約為30 GHz，小信號(hào)增益約為8.5 dB，1 dB壓縮點(diǎn)輸出功率約為21 dBm，功率附加效率最高能達(dá)到20%以上。

發(fā)表于：10/22/2018

基于大樣本的隨機(jī)森林惡意代碼檢測(cè)與分類算法[嵌入式技術(shù)][信息安全]

隨著互聯(lián)網(wǎng)的快速發(fā)展，計(jì)算機(jī)安全問題已經(jīng)提高到國家安全的戰(zhàn)略角度。但是在互聯(lián)網(wǎng)上傳播的惡意代碼數(shù)量、種類等都在增加。針對(duì)惡意代碼數(shù)量龐大、傳統(tǒng)特征檢測(cè)覆蓋面不夠廣、準(zhǔn)確度不高的問題，提出了在大樣本下基于隨機(jī)森林的惡意代碼檢測(cè)算法。大樣本下，將PE文件結(jié)構(gòu)特征和敏感API作為輸入特征，采用隨機(jī)森林算法對(duì)惡意代碼進(jìn)行檢測(cè)。實(shí)驗(yàn)結(jié)果表明，大樣本下，隨機(jī)森林算法是一種優(yōu)秀的用于惡意代碼檢測(cè)的算法,即使在惡意代碼樣本量龐大的情況下，仍然具有良好的分類效果，其在現(xiàn)實(shí)應(yīng)用中具有重要的價(jià)值。

發(fā)表于：10/22/2018

一種多遺忘因子自適應(yīng)卡爾曼降噪的MEMS間接對(duì)準(zhǔn)[模擬設(shè)計(jì)][航空航天]

針對(duì)MEMS慣性器件輸出精度低導(dǎo)致慣導(dǎo)系統(tǒng)初始對(duì)準(zhǔn)誤差大問題，提出了一種先利用多遺忘因子自適應(yīng)卡爾曼(MFFAKF)對(duì)原始數(shù)據(jù)降噪處理后再采用磁強(qiáng)計(jì)輔助的MEMS間接粗對(duì)準(zhǔn)的方法。該方法采用多重遺忘因子調(diào)節(jié)不同的濾波通道對(duì)加速度計(jì)與磁強(qiáng)計(jì)傳來的原始數(shù)據(jù)進(jìn)行預(yù)處理后再進(jìn)行姿態(tài)角解算，提高初始對(duì)準(zhǔn)精度，縮短對(duì)準(zhǔn)時(shí)間。實(shí)驗(yàn)結(jié)果表明，采用MFFAKF得到的粗對(duì)準(zhǔn)航向角精度滿足MEMS慣導(dǎo)系統(tǒng)粗對(duì)準(zhǔn)要求。

發(fā)表于：10/22/2018

基于FPGA的SRRC濾波及多速率變換[可編程邏輯][通信網(wǎng)絡(luò)]

為消除通信系統(tǒng)中的碼間串?dāng)_，提高頻帶利用率，常采用平方根升余弦濾波器來實(shí)現(xiàn)基帶信號(hào)的成形濾波處理；為實(shí)現(xiàn)不同符號(hào)率的信號(hào)在通信系統(tǒng)中的高速率傳輸，常采用數(shù)字信號(hào)處理中的多速率變換技術(shù)提高數(shù)字信號(hào)的采樣率。采用平方根升余弦濾波器及半帶、CIC、Farrow濾波器級(jí)聯(lián)，基于FPGA實(shí)現(xiàn)了一種多速率變換模塊。該模塊能夠?qū)崿F(xiàn)任意倍數(shù)的上采樣變換，且通過在線重載升余弦滾降系數(shù)，及CIC濾波器、Farrow濾波器上采樣倍數(shù)，有效節(jié)約了FPGA內(nèi)部資源。在ISE平臺(tái)采用Verilog編程及IP核調(diào)用實(shí)現(xiàn)了該SRRC濾波及多速率變換模塊，并給出了ModelSim仿真波形及實(shí)驗(yàn)結(jié)果，驗(yàn)證了其升余弦滾降及變速率特性，有效消除了碼間干擾，提高頻帶利用率。其實(shí)現(xiàn)方式簡單、高效。

發(fā)表于：10/19/2018

小波變換的開關(guān)電流電路實(shí)現(xiàn)[電源技術(shù)][工業(yè)自動(dòng)化]

為更好地滿足工程應(yīng)用中低功耗、實(shí)時(shí)信號(hào)處理的需要，提出了一種基于開關(guān)電流電路的小波變換實(shí)現(xiàn)。研究了小波變換在時(shí)頻兩域的實(shí)現(xiàn)原理，采用開關(guān)電流電路實(shí)現(xiàn)沖激響應(yīng)為高斯一階導(dǎo)數(shù)的小波濾波器，通過調(diào)節(jié)時(shí)鐘頻率可實(shí)現(xiàn)不同尺度的小波變換，提出方法的有效性得到了仿真結(jié)果的驗(yàn)證。

發(fā)表于：10/19/2018

基于CMOS-MEMS工藝的高深寬比體硅刻蝕方法的研究[MEMS|傳感技術(shù)][汽車電子]

為了滿足提高M(jìn)EMS傳感器陣列的集成度和精度以及降低成本等需求，對(duì)高深寬比的體硅深槽刻蝕方法進(jìn)行研究。在一種小尺寸、高集成度的MEMS傳感器陣列的制造中，需要加工一種深寬比為25 μm/0.8 μm的隔離深槽，并且為了便于MEMS傳感器和CMOS集成電路的集成，需要采用COMS工藝兼容的MEMS工藝。為此，采用了RIE、Bosch工藝以及RIE和Bosch工藝結(jié)合的3種方法進(jìn)行深槽刻蝕工藝的探索，并最終采用RIE和Bosch工藝結(jié)合的方法獲得槽側(cè)壁非常光滑的深槽形貌。

發(fā)表于：10/18/2018

一種基于熱噪聲振蕩器的高速真隨機(jī)數(shù)設(shè)計(jì)[電源技術(shù)][智能電網(wǎng)]

分析和設(shè)計(jì)了一種基于振蕩器的真隨機(jī)數(shù)發(fā)生器，電阻熱噪聲作低頻時(shí)鐘的噪聲源。利用兩個(gè)獨(dú)立工作的高、低頻振蕩器之間的相對(duì)關(guān)系采樣噪聲源，用帶有抖動(dòng)的低頻振蕩器通過D觸發(fā)器采樣有固定周期的高頻振蕩器，產(chǎn)生隨機(jī)數(shù)序列。電路采用SMIC 28 nm CMOS工藝設(shè)計(jì)，完成了版圖設(shè)計(jì)和流片，仿真結(jié)果表明，基于熱噪聲的真隨機(jī)數(shù)產(chǎn)生器輸出吞吐率范圍為1.8～12 Mb/s，隨機(jī)數(shù)輸出滿足AIS31真隨機(jī)數(shù)熵源測(cè)試要求，電路整體功耗為0.388 mW。

發(fā)表于：10/18/2018

能量收集認(rèn)知傳感器網(wǎng)絡(luò)研究綜述[模擬設(shè)計(jì)][通信網(wǎng)絡(luò)]

能量收集認(rèn)知傳感器網(wǎng)絡(luò)采用能量收集技術(shù)和認(rèn)知無線電技術(shù)來解決節(jié)點(diǎn)能量的不足和頻譜資源的匱乏，實(shí)現(xiàn)網(wǎng)絡(luò)持續(xù)有效工作。然而，由于能量收集過程和可用頻譜資源動(dòng)態(tài)、隨機(jī)變化的特征，該網(wǎng)絡(luò)在網(wǎng)絡(luò)資源管理方面面臨著巨大的挑戰(zhàn)。首先介紹了能量收集認(rèn)知傳感器網(wǎng)絡(luò)產(chǎn)生的背景，然后對(duì)現(xiàn)有研究工作進(jìn)行系統(tǒng)的歸納和總結(jié)，進(jìn)而討論現(xiàn)有的研究不足和可能解決方法及未來的研究方向。

發(fā)表于：10/17/2018

基于卷積神經(jīng)網(wǎng)絡(luò)的圖像著色[嵌入式技術(shù)][物聯(lián)網(wǎng)]

圖像著色的目標(biāo)是為灰度圖像的每一個(gè)像素分配顏色，它是圖像處理領(lǐng)域的熱點(diǎn)問題。以U-Net為主線網(wǎng)絡(luò)，結(jié)合深度學(xué)習(xí)和卷積神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)了一個(gè)全自動(dòng)的著色網(wǎng)絡(luò)模型。在該模型中，支線使用卷積神經(jīng)網(wǎng)絡(luò)SE-Inception-ResNet-v2作為高水平的特征提取器，提取圖像的全局信息，同時(shí)在網(wǎng)絡(luò)中使用PoLU(Power Linear Unit)函數(shù)替代線性整流函數(shù)(ReLU)。實(shí)驗(yàn)結(jié)果證明此著色網(wǎng)絡(luò)模型能夠?qū)叶葓D像進(jìn)行有效的著色。

發(fā)表于：10/17/2018

基于膠囊網(wǎng)絡(luò)的指靜脈識(shí)別研究[嵌入式技術(shù)][醫(yī)療電子]

針對(duì)卷積神經(jīng)網(wǎng)絡(luò)(CNN)中空間上的指靜脈信息丟失的問題，提出了一種基于膠囊網(wǎng)絡(luò)(Capsule Network，CapsNets)的指靜脈識(shí)別算法。CapsNets在整個(gè)學(xué)習(xí)過程中以“膠囊”的形式從底層傳遞至高層，如此以向量的形式封裝指靜脈的多維特征，特征會(huì)在網(wǎng)絡(luò)中被保存，而不是丟失后進(jìn)行恢復(fù)。采用60 000張圖像作為訓(xùn)練集，10 000張圖為測(cè)試集，通過對(duì)圖像增強(qiáng)、裁剪后進(jìn)行網(wǎng)絡(luò)學(xué)習(xí)。通過實(shí)驗(yàn)表明，CapsNets的網(wǎng)絡(luò)結(jié)構(gòu)特征相比CNN在處理脊線區(qū)域時(shí)效果更加明顯，對(duì)比VGG精確度增加了13.6%，loss值也收斂到0.01。

發(fā)表于：10/16/2018

基于深度學(xué)習(xí)的實(shí)時(shí)識(shí)別硬件系統(tǒng)框架設(shè)計(jì)[嵌入式技術(shù)][物聯(lián)網(wǎng)]

設(shè)計(jì)了一種基于深度學(xué)習(xí)的實(shí)時(shí)識(shí)別硬件系統(tǒng)框架。該系統(tǒng)框架使用Keras完成卷積神經(jīng)網(wǎng)絡(luò)模型的訓(xùn)練并提取出網(wǎng)絡(luò)的參數(shù)，利用ZYNQ器件的FPGA+ARM軟硬件協(xié)同的方式，使用ARM完成對(duì)實(shí)時(shí)圖像數(shù)據(jù)的采集、預(yù)處理及顯示，通過FPGA實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)的硬化并對(duì)圖像進(jìn)行識(shí)別，再將識(shí)別結(jié)果發(fā)送至上位機(jī)進(jìn)行實(shí)時(shí)顯示。系統(tǒng)框架采用MNIST和Fashion MNIST數(shù)據(jù)集作為網(wǎng)絡(luò)模型硬化試驗(yàn)樣本，實(shí)驗(yàn)結(jié)果表明，在一般場景下該系統(tǒng)框架能夠?qū)崟r(shí)、準(zhǔn)確地完成圖像數(shù)據(jù)的獲取、顯示及識(shí)別，并且具有可移植性高、處理速度快、功耗低的特點(diǎn)。

發(fā)表于：10/16/2018