內(nèi)容簡(jiǎn)介：隨著信息安全和數(shù)據(jù)隱私需求的日益增長(zhǎng)，國(guó)產(chǎn)SM4分組密碼算法在政務(wù)、商業(yè)等信息傳輸領(lǐng)域具有重要應(yīng)用價(jià)值。 針對(duì)SM4算法在FPGA實(shí)現(xiàn)中的性能瓶頸問(wèn)題，提出一種高效的全流水線硬件架構(gòu)。通過(guò)優(yōu)化S盒的硬件實(shí)現(xiàn)，將每輪迭代中的S盒數(shù)量從4個(gè)減少至1個(gè)，并采用組合邏輯實(shí)現(xiàn)快速替換，顯著降低資源消耗。同時(shí)，設(shè)計(jì)32級(jí)全流水線加解密模塊，實(shí)現(xiàn)多數(shù)據(jù)塊的并行處理，將加解密吞吐率壓縮至一個(gè)時(shí)鐘周期。實(shí)驗(yàn)基于Xilinx Zynq7045平臺(tái)，結(jié)果表明，該設(shè)計(jì)在不使用額外存儲(chǔ)器資源的情況下，工作頻率達(dá)到412 MHz，吞吐率高達(dá)52.7 Gb/s，單位面積吞吐率性能較現(xiàn)有方案提升20%以上。