文獻標(biāo)識碼： A
文章編號： 0258-7998(2014)06-0030-03
有關(guān)統(tǒng)計數(shù)據(jù)表明，模塊電源在預(yù)期有效時間內(nèi)失效的主要原因是外部故障條件所導(dǎo)致的損壞，正常使用發(fā)生失效的幾率很低[1]。因此，延長模塊電源壽命、提高系統(tǒng)可靠性的重要環(huán)節(jié)是選擇保護功能完善的產(chǎn)品。一個電路系統(tǒng)在正常工作時的電源電壓穩(wěn)定尤為重要[2]。雖然芯片工作在低電壓狀態(tài)時不會燒毀，但低電壓工作有可能會對芯片內(nèi)部邏輯電路產(chǎn)生影響，并且長時間低電壓工作不可避免地對芯片產(chǎn)生不良影響，系統(tǒng)穩(wěn)定性也會變得很差，因此需要欠壓保護電路避免芯片工作在這種情況下[3]。其設(shè)計的關(guān)鍵在于，當(dāng)電源電壓低于保護閾值門限時保持芯片關(guān)斷，并且?guī)в幸欢康倪t滯，以防止電源電壓在恢復(fù)過程中抖動而造成系統(tǒng)不穩(wěn)定。
本文提出了一種溫度漂移小的欠壓保護電路，電路結(jié)構(gòu)簡單，不需要額外的帶隙基準(zhǔn)電路，同時也省去了電壓比較器電路。當(dāng)溫度在-40 ℃~125 ℃范圍內(nèi)變化以及在不同模型時，欠壓保護的閾值電壓和遲滯電壓變化很小，滿足電路的設(shè)計要求。
1 欠壓保護電路架構(gòu)及工作原理
1.1 傳統(tǒng)欠壓保護電路
圖1所示為傳統(tǒng)欠壓保護電路的架構(gòu)圖，該電路通常采用電阻分壓與基準(zhǔn)電壓進行比較來判斷系統(tǒng)是否工作正常[4]。其工作原理為：VDD在R0、R1和Rf上的分壓V1與基準(zhǔn)電壓Vref進行比較，在VDD逐漸升高的過程中，V1<Vref時，UVLO_OUT為高電平，M0導(dǎo)通，將Rf短路；V1>Vref時，UVLO_OUT為低電平，M0關(guān)斷，將Rf斷路。VDD逐漸減小過程中，UVLO_OUT的變化與VDD升高時的變化相同，但由于存在Rf的短路與否，產(chǎn)生了遲滯電壓，從而避免了電壓抖動帶來的誤觸發(fā)。
圖1 傳統(tǒng)欠壓保護電路架構(gòu)圖
電路中的比較器可以采用成熟的比較器模塊和系統(tǒng)中已有的基準(zhǔn)電壓實現(xiàn)，這就要求在欠壓保護電路工作時，帶隙基準(zhǔn)電路已經(jīng)可以正常工作，即要求帶隙基準(zhǔn)電路在較低電壓情況下就開始正常工作，這樣就增加了電路的設(shè)計難度。
鑒于上述傳統(tǒng)欠壓保護電路存在的缺點，在此提出了一種新型欠壓保護電路，在不使用額外的帶隙基準(zhǔn)電壓和比較器的情況下，能夠達到欠壓保護電路的各項指標(biāo)，其具有電路結(jié)構(gòu)簡單、低溫度敏感以及門限電壓精準(zhǔn)等特點。
1.2 新型欠壓保護電路
圖2所示為本文所提出的欠壓保護電路結(jié)構(gòu)圖。電路由三極管Q1~Q4、MOS管M0~M1、反相器I1和電阻R0~R2組成。其中，R0、R1、Q1和Q2構(gòu)成電源電壓VDD的采樣電路；Q2、Q3和R2構(gòu)成微電流源(widlar電流源)；M1和M2形成電流鏡；NMOS管M0和電阻R0構(gòu)成電路的遲滯回路；MOS管M3~M8和反相器I1組成輸出級，具有一定的整形作用，同時提供滯回信號。
圖2 新型欠壓保護電路結(jié)構(gòu)圖
VDD逐漸增加的過程中，最初由于VDD不能達到Q1和Q2的導(dǎo)通門限，電路不工作；當(dāng)VDD上升到使Q1、Q2均導(dǎo)通后，其所在支路開始形成電流通路，并將電流鏡像到Q4，同時微電流源開始工作，此時設(shè)定Q3集電極電流大于Q4集電極電流，即I1>I2，M2漏極被拉為高電平，經(jīng)過輸出級得到UVLO_OUT為高電平，M0關(guān)斷，將R0斷路；當(dāng)VDD繼續(xù)增大時，I0、I2增大，當(dāng)I1=I2時，M2漏極被拉低，UVLO_OUT翻轉(zhuǎn)為低電平，M0導(dǎo)通，將R0短路，整個系統(tǒng)開始正常工作。VDD減小時與上述原理相同，只是翻轉(zhuǎn)門限不同。UVLO_OUT信號提供給后續(xù)電路開啟或關(guān)斷關(guān)鍵模塊，可以起到保護電路的作用。
對于一個正向偏置的三極管，有[5]：
假設(shè)Q1和Q2的導(dǎo)通電壓相等，均為VBE，則電源電壓采樣支路電流為：
Q2、Q3和R2組成的微電流源產(chǎn)生的電流可以由式(3)得到[6]。三極管Q2、Q3和Q4的發(fā)射極面積之比為1:n:1。
由分析可知，當(dāng)電流I1=I2時，UVLO_OUT翻轉(zhuǎn)，即I0=I1所對應(yīng)電壓即為該欠壓保護電路的閾值門限。將電流I1帶入式（2），可得如式（4）的翻轉(zhuǎn)門限：
此時I0=I1，由式（3）可得電流I1為：
將式（5）帶入式（4）中，可得：
其中，
是與溫度無關(guān)的常數(shù)。VT具有正溫度系數(shù)，VBE具有負(fù)溫度系數(shù)，所以在整個溫度范圍內(nèi)，翻轉(zhuǎn)閾值會具有類似帶隙的溫度特性[7]。
MOS管M0和電阻R0構(gòu)成遲滯回路，當(dāng)電源電壓VDD超過閾值電壓后，UVLO_OUT由高變低，M0管導(dǎo)通，電阻R0被短路，因此當(dāng)電源電壓由高變低時，需要降到比VDDthresholdH更低的一個電壓VDDthresholdL才能使邏輯輸出電平發(fā)生翻轉(zhuǎn)。
其中，
是與溫度無關(guān)的常數(shù)。式（9）同樣具有類似帶隙的溫度特性，從而保證了該保護電路具有低溫漂的特性。
在本電路的設(shè)計過程中，調(diào)節(jié)電阻R0、R1、R2和三極管Q2、Q3和Q4的發(fā)射極面積之比可以得到所需要的翻轉(zhuǎn)門限，改變電阻R0可以調(diào)整欠壓保護的遲滯量。
2 仿真結(jié)果及分析
采用0.5 μm OKI工藝的器件模型參數(shù)，用Hspice軟件對所設(shè)計的電路進行仿真。
圖3所示為溫度在-40 ℃~125 ℃范圍內(nèi)變化時電路的仿真結(jié)果。結(jié)果顯示，在典型情況下，電源電壓從3.3 V變化到4 V時，該欠壓保護電路的翻轉(zhuǎn)閾值為3.79 V，遲滯量為0.19 V。
圖3 溫度在-40 ℃~125 ℃下輸出曲線
表1針對溫度在-40 ℃~125 ℃的仿真結(jié)果進行總結(jié)?？梢钥闯?，該電路的翻轉(zhuǎn)閾值和遲滯量最大變化分別為30 mV和70 mV，滿足電路的設(shè)計。
如圖4所示，在不同模型情況下，該電路的翻轉(zhuǎn)閾值和遲滯量最大變化均為30 mV。
圖4 不同模型下的輸出曲線
本文分析了傳統(tǒng)欠壓保護電路的缺點，基于0.5 μm OKI工藝，設(shè)計并實現(xiàn)了一種隨溫度漂移小的欠壓保護電路。本設(shè)計電路結(jié)構(gòu)簡單，省去了帶隙基準(zhǔn)和比較器電路，大大減小了電路的復(fù)雜性。在設(shè)計中特別考慮了電路的溫度特性，從而減小了溫度對翻轉(zhuǎn)閾值電壓和遲滯量的影響。使用Hspice軟件對電路進行仿真，仿真結(jié)果顯示，該電路在不同模型和溫度變化時，翻轉(zhuǎn)閾值電壓和遲滯量均變化很小，完全滿足電路的設(shè)計要求。
參考文獻
[1] 劉宇星.BUCK型DC-DC變換器中保護電路的設(shè)計[D].成都：西南交通大學(xué)，2009.
[2] 孔令榮，曾子玉，鄒雪城.一種高速低壓靜態(tài)功耗欠壓鎖定電路[J].電子技術(shù)應(yīng)用，2007，33(1)：46-48.
[3] 王銳，唐婷婷.一種BiCMOS欠壓保護電路的設(shè)計[J].電子科技，2006(10)：76-78.
[4] 湛衍，姚遠，黃武康，等.一種電機驅(qū)動芯片的欠壓保護電路的設(shè)計[J].電子器件，2013，36(5)：709-711.
[5] 畢查德·拉扎維，著.模擬CMOS集成電路設(shè)計[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2003．
[6] GRAY P R，HURST P J，LEVIS S H，et al.Analysis and design of analog integrated circuits[M].New York：John Wiley & Sons，Inc，2000.
[7] 程帥.升壓式DC/DC白光LED驅(qū)動芯片的設(shè)計[D].武漢：華中科技大學(xué)，2006.