《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模拟设计 > 设计应用 > 基于FPGA存储阵列的优化设计与实现
基于FPGA存储阵列的优化设计与实现
2023年电子技术应用第4期
林建华1，吴绪玲2
（1.中国电子科技集团公司第五十八研究所，江苏 无锡 214000；2.西南交通大学希望学院，四川 成都 610000）
摘要： 在雷达、通信、电子对抗等数据存储应用领域，为满足大容量SATA固态盘存储阵列的持续稳定高速写盘要求，设计了一种基于FPGA的RAID0存储阵列系统。该系统以FPGA作为数据处理核心芯片，实现了数据接收、数据缓存、数据传输、数据存储等功能。根据SATA固态盘垃圾回收的特性，设计并优化逻辑功能模块。经反复测试验证，16路SATA固态盘存储容量达32 TB，写入带宽高达5.5 GB/s，在工业温度环境下能长时间稳定工作。
中圖分類號(hào)：TP302
文獻(xiàn)標(biāo)志碼：A
DOI: 10.16157/j.issn.0258-7998.223083
中文引用格式： 林建華，吳緒玲. 基于FPGA存儲(chǔ)陣列的優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子技術(shù)應(yīng)用，2023，49(4)：111-116.
英文引用格式： Lin Jianhua，Wu Xuling. Optimized design and realization of storage array based on FPGA[J]. Application of Electronic Technique，2023，49(4)：111-116.
Optimized design and realization of storage array based on FPGA
Lin Jianhua1，Wu Xuling2
(1.The 58th Research Institute of CETC， Wuxi 214000， China； 2.Southwest Jiaotong University Hope College， Chengdu 610000， China)
Abstract： In the domain of data storage applications such as radar, communication, and electronic countermeasure, in order to meet the requirements of writing large capacity SATA Solid State Disk Array (SSD) continuously, steadily and high-speedily, a RAID0 storage array system based on FPGA is designed. This system takes FPGA as the data processing core, which realizes functions such as data receiving, data buffering, data transmission, and data storage. According to the garbage collection characteristic of SATA SSD, logic function modules are designed and optimized. The repeatable tests show that sixteen SATA SSD has the storage capacity up to 32 TB, writing bandwidth up to 5.5 GB/s, and the ability to work steadily for a long time in the industrial environment.
Key words : memory switch；FPGA；solid state disk；sequential storage；RAID0 array

0　引言

隨著雷達(dá)、航天、通信、工業(yè)等各種電子系統(tǒng)性能日趨復(fù)雜，數(shù)據(jù)傳輸、處理和分析的容量和速度要求越來越高，為了研制調(diào)試、外場(chǎng)打靶、實(shí)戰(zhàn)演習(xí)等方面提供數(shù)據(jù)分析的依據(jù)，需要將海量及高速數(shù)據(jù)實(shí)時(shí)、長(zhǎng)時(shí)間穩(wěn)定存儲(chǔ)。

目前，SATA固態(tài)盤存儲(chǔ)陣列傳統(tǒng)采用CPU作為數(shù)據(jù)存儲(chǔ)核心，讀寫控制SATA固態(tài)盤陣列，雖避免FPGA邏輯控制的復(fù)雜性，但受CPU的內(nèi)存讀寫帶寬、實(shí)時(shí)數(shù)據(jù)處理等方面性能限制，難以滿足高速數(shù)據(jù)存儲(chǔ)要求。此外，采用FPGA作為邏輯控制核心，直接讀寫SATA固態(tài)盤存儲(chǔ)陣列，雖在存儲(chǔ)帶寬要求不高、持續(xù)存儲(chǔ)時(shí)間短等場(chǎng)合取得一定應(yīng)用，但在寫盤過程中，SATA固態(tài)盤會(huì)不定期啟動(dòng)垃圾回收等操作，極大影響存儲(chǔ)陣列中各個(gè)固態(tài)盤性能，難以保證存儲(chǔ)陣列長(zhǎng)期穩(wěn)定地高速寫盤。

本文設(shè)計(jì)一種基于FPGA的SATA固態(tài)盤組成的RAID0存儲(chǔ)陣列系統(tǒng)，對(duì)FPGA的主要功能模塊進(jìn)行邏輯優(yōu)化設(shè)計(jì)，克服多路SATA固態(tài)盤的性能難以預(yù)測(cè)等不利因素，解決數(shù)據(jù)吞吐量不夠、存儲(chǔ)帶寬不穩(wěn)定等問題，在大容量、高帶寬、持續(xù)穩(wěn)定的存儲(chǔ)陣列系統(tǒng)應(yīng)用領(lǐng)域具有很好的參考和使用價(jià)值。



本文詳細(xì)內(nèi)容請(qǐng)下載：http://m.ihrv.cn/resource/share/2000005293




作者信息：

林建華1，吳緒玲2

（1.中國電子科技集團(tuán)公司第五十八研究所，江蘇 無錫 214000；2.西南交通大學(xué)希望學(xué)院，四川 成都 610000）


微信圖片_20210517164139.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。