基于负载追踪补偿的大电流LDO设计
电子技术应用
朱琪，黄登华
中国电子科技集团公司第五十八研究所，江苏 无锡 214072
摘要： 提出一种有效提升大电流输出应用的低压差线性稳压器（LDO）环路稳定性的技术，采用负载追踪补偿方式消除电路输出端与负载相关的极点对环路稳定性的影响，且在维持环路低频增益不变的前提下降低高频下环路中节点阻抗，从而达到同时提升输出精度和优化瞬态响应性能的目的。采用TSMC 0.18 µm BCD工艺进行仿真验证，结果表明电路最大输出电流6 A，在6 A/6 μs的负载突变情况下输出电压下冲为36.6 mV，过冲为35.3 mV，稳定时间小于56.3 μs。全负载电流范围内，瞬态性能大幅提升。
中圖分類號(hào)：TN432 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.234217
中文引用格式： 朱琪，黃登華. 基于負(fù)載追蹤補(bǔ)償?shù)拇箅娏鱈DO設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，2024，50(3)：26-30.
英文引用格式： Zhu Qi，Huang Denghua. Design of a high current LDO based on load tracking technology[J]. Application of Electronic Technique，2024，50(3)：26-30.
中文引用格式： 朱琪，黃登華. 基于負(fù)載追蹤補(bǔ)償?shù)拇箅娏鱈DO設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，2024，50(3)：26-30.
英文引用格式： Zhu Qi，Huang Denghua. Design of a high current LDO based on load tracking technology[J]. Application of Electronic Technique，2024，50(3)：26-30.
Design of a high current LDO based on load tracking technology
Zhu Qi，Huang Denghua
The 58th Research Institute of China Electronics Technology Group Corporation， Wuxi 214072， China
Abstract： This paper presents an effective load tracking compensation scheme to improve the loop stability of high current low-dropout linear regulator (LDO). By the proposed technique, the influence of variable load on the loop stability is eliminated, besides the low frequency loop gain retains to high while the high frequency impedance is greatly attenuated, finally both high output precision and decent transient response performance is achieved simultaneously. Simulated by TSMC 0.18 µm BCD process, the results show that the circuit is capable of delivering load current up to 6 A. For a load step of 6 A/6 μs, the circuit has a maximum undershoot of 36.6 mV and a maximum overshoot of 35.3 mV, the stable time is less than 56.3 μs. The transient performance is greatly improved within the full load current range.
Key words : low-dropout linear regulator；load tracking；loop gain；transient response
引言
隨著5G通信和大數(shù)據(jù)計(jì)算的迅速發(fā)展，大規(guī)模集成電路(如CPU，DSP)工作電流可達(dá)安培級(jí)別[1]。當(dāng)采用LDO為CPU/DSP供電時(shí)，芯片內(nèi)各個(gè)模塊的通斷將導(dǎo)致LDO負(fù)載電流發(fā)生突變，從而使LDO的輸出電壓產(chǎn)生毛刺，最終引起CPU/DSP整體功能異常，因此如何設(shè)計(jì)具有大電流輸出能力和良好瞬態(tài)性能的LDO具有重要研究意義[2-4]。
本文詳細(xì)內(nèi)容請(qǐng)下載：
http://m.ihrv.cn/resource/share/2000005911
作者信息：
朱琪，黃登華
中國電子科技集團(tuán)公司第五十八研究所
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。