12月9日消息，在近日舉行的2025 年IEEE 國際電子會議（IEDM）上，比利時微電子研究中心（imec）發(fā)布了首篇針對3D 高帶寬內(nèi)存（HBM）與圖形處理器（GPU）堆疊元件（HBM-on-GPU）的系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO）熱學(xué)研究。通過完整熱模擬研究，識別了散熱瓶頸，并提出策略來提升該架構(gòu)散熱可行性。

imec表示，通過整合技術(shù)和系統(tǒng)級調(diào)節(jié)策略（相當(dāng)于目前的2.5D整合技術(shù)），在達(dá)成AI訓(xùn)練工作負(fù)荷下，GPU的最高溫度可能從140.7°C降到70.8°C。這項研究結(jié)果展示結(jié)合跨層優(yōu)化（也就是協(xié)同優(yōu)化在所有不同抽象層上的開關(guān)）與廣泛技術(shù)專業(yè)所帶來的優(yōu)勢。

imec指出，為直接在GPU上方整合HBM堆疊，提供一套具吸引力的方法來建立新一代計劃架構(gòu)，可以滿足數(shù)據(jù)密集型的AI工作負(fù)荷。相較于在硅中介層上將HBM堆疊置于（單顆或兩顆）GPU附近的現(xiàn)行2.5D整合技術(shù)，這種HBM與GPU堆疊的3D整合有望在計算密度（每封裝包含四顆GPU）、每顆GPU的內(nèi)存容量及GPU內(nèi)存帶寬方面跨出一大步。然而，積極的3D整合方法因為具備更高的局部功率密度及垂直方向的熱阻，因而容易產(chǎn)生散熱問題。

▲ 整合方法（a）目前的2.5D方案與（b）HBM與GPU堆疊的3D提案

imec強調(diào)，這套模型假設(shè)四個HBM堆疊——每個HBM堆疊包含12顆異質(zhì)接合的DRAM芯粒，利用凸塊直接放在GPU上方。散熱位在這些HBM的上方。通過取自產(chǎn)業(yè)相關(guān)功率曲線的功率圖來識別局部熱點，并與2.5D堆疊基線進行比對。不采用熱調(diào)節(jié)策略時，3D模型產(chǎn)生141.7°C的GPU峰值溫度遠(yuǎn)高于GPU和HBM的運作溫度，而在相同的散熱條件下，2.5整合的基準(zhǔn)測試最高溫度落在可維持運作的69.1°C。

imec基于這些數(shù)據(jù)來著手評估技術(shù)和系統(tǒng)級熱調(diào)節(jié)策略兩者所產(chǎn)生的共同影響。系統(tǒng)級策略包含HBM堆疊合并與矽材散熱優(yōu)化等等。系統(tǒng)級方面，評估了雙面降溫與GPU頻率調(diào)整的影響，以實現(xiàn)最終的散熱改進。

imec系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO）研究計劃主持人James Myers表示，“將GPU核心頻率減半成功把峰值溫度從120°C降到100°C以下（可以降到70.8°C），達(dá)到內(nèi)存可以正常運行的目標(biāo)。雖然這一步會增加28%的工作負(fù)荷，也就是放緩AI訓(xùn)練步驟，但整體封裝的表現(xiàn)勝過2.5D基線測試，這歸功于3D設(shè)置所提供的更高通量密度。我們正在利用這套方法來研究其他GPU／HBM配置，例如把GPU放在HBM上方，以預(yù)料未來的熱學(xué)限制。”

▲ 采用系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO）的累積熱調(diào)節(jié)成效。

imec邏輯芯片技術(shù)研發(fā)副總Julien Ryckaert表示：“這也是我們第一次展示imec跨技術(shù)協(xié)同優(yōu)化（XTCO）研究計畫在建立更具備熱穩(wěn)健度之運算系統(tǒng)的能力。 XTCO計劃于2025年展開，目標(biāo)是促使imec的技術(shù)發(fā)展途徑與關(guān)鍵的業(yè)界系統(tǒng)升級挑戰(zhàn)能夠高效密切配合，該計劃也奠基于四大系統(tǒng)級支柱：運算密度、供電、散熱，以及記憶體密度和頻寬。結(jié)合了我們的系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO）／設(shè)計技術(shù)協(xié)同優(yōu)化（DTCO）思維與imec廣泛的技術(shù)專業(yè)，這種獨特整合在應(yīng)對運算系統(tǒng)需求的成長及多樣化方面提供寶貴價值。我們邀請整個半導(dǎo)體生態(tài)系內(nèi)的企業(yè)加入我們的跨技術(shù)協(xié)同優(yōu)化計畫，包含無晶圓廠與系統(tǒng)廠商，并攜手克服關(guān)鍵的系統(tǒng)升級瓶頸?！?/p>