1 月 21 日消息，韓媒 ZDNET Korea 今日報道稱，三星電子將在 HBM4 后的定制 HBM 內存上延續(xù)“制程優(yōu)勢”策略，提供從 4nm 直到當前最先進的 2nm 的一系列基礎裸片 (Base Die) 解決方案。

注：臺積電則計劃為定制 HBM 基礎裸片導入 N3P 制程。

▲ 三星電子代表在 IEEE ISSCC 2025 會議上的演講在設想的方案中內存控制器和定制邏輯單元位于基礎裸片上

搭配 HBM 內存的高階 AI XPU 芯片正面臨單體芯片理論最大面積（858mm2 的光罩尺寸）限制算力進一步提升的情況，化解這一問題的方式除了多芯片的物理 / 通信互聯(lián)外還包括將部分電路卸載到鄰近的 HBM 基礎裸片上。

由于 HBM 內存進入 HBM4 后，HBM Base Die 也采用邏輯半導體制程，因此可承載原應由 XPU 主體負擔的電路功能。

而 HBM Base Die 工藝越先進，其就越能容納邏輯電路、能效越出色。

內部人士表示，三星電子的定制 HBM 基礎裸片解決方案由系統(tǒng) LSI 業(yè)務新設立的定制 SoC 團隊負責。