日韩欧美在线第一页,欧美日韩国产码高清综合一区一区

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購

銀湖資本完成對(duì)Altera的51%股權(quán)收購

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來良好發(fā)展充滿信心。

德州儀器 PowerStack 封裝技術(shù)投入量產(chǎn)

日前，德州儀器 (TI) 宣布 PowerStackTM 封裝技術(shù)產(chǎn)品出貨量已突破 3000 萬套，該技術(shù)可為電源管理器件顯著提高性能，降低功耗，并改進(jìn)芯片密度。

發(fā)表于：8/2/2011

基于NiosⅡ的嵌入式高速邏輯分析儀

本設(shè)計(jì)通過在 Cyclone芯片中嵌入軟 CPU、數(shù)字 PLL、FIFO和 UART，實(shí)現(xiàn)了單片式 8路高速數(shù)字信號(hào)分析儀。可用鍵盤改變采樣速率，滿足對(duì)不同速率的數(shù)字信號(hào)進(jìn)行采樣；用點(diǎn)陣式 LCD顯示所采集的 8路數(shù)字信號(hào)；也可通過串口將采集的數(shù)據(jù)傳輸?shù)?PC機(jī)進(jìn)行存儲(chǔ)、處理和顯示。本設(shè)計(jì)的時(shí)鐘頻率昀高可 250MHz(CycloneⅡ芯片所支持的昀高工作頻率)，從而可以對(duì) 8路波特率為 50Mbs的數(shù)字信號(hào)進(jìn)行采集與顯示。

發(fā)表于：8/1/2011

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語言Verilog HDL編程，通過采用CPLD使數(shù)據(jù)采集的實(shí)時(shí)性得到提高。

發(fā)表于：8/1/2011

基于Nios的溫備份智能容錯(cuò)系統(tǒng)的設(shè)計(jì)

如何保證系統(tǒng)的可靠性，是當(dāng)今科技應(yīng)用研究的熱點(diǎn)?，F(xiàn)在常用的方法是：采用冗余技術(shù)提高系統(tǒng)的可靠性。常用的技術(shù)有：冷備份、溫備份和熱備份。冷備份指后備系統(tǒng)未運(yùn)行；溫備份指后備系統(tǒng)在工作系統(tǒng)停止之前啟動(dòng)并同步后才能停止運(yùn)行系統(tǒng)；熱備份指后備系統(tǒng)運(yùn)行并保持與工作系統(tǒng)時(shí)時(shí)同步。這些技術(shù)各有優(yōu)缺點(diǎn)。熱備份需要時(shí)時(shí)保持后援系統(tǒng)與工作系統(tǒng)的狀態(tài)一致，那么后援系統(tǒng)必須時(shí)時(shí)運(yùn)行，降低了系統(tǒng)的使用壽命，可冷備份又不能保證后援系統(tǒng)啟動(dòng)后與工作系統(tǒng)的狀態(tài)一致。

發(fā)表于：8/1/2011

采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計(jì)方法

本文介紹了一種基于ARM和CPLD的嵌入式視覺系統(tǒng)，可以實(shí)現(xiàn)顏色跟蹤。在硬件設(shè)計(jì)上，圖像采集和圖像處理分離，更利于系統(tǒng)功能的升級(jí)。而視覺處理算法更注重處理的效率和實(shí)時(shí)性，同時(shí)根據(jù)不同的需要有兩種模式可供選擇。最后給出了提高程序效率的一些建議和方法。與基于PC機(jī)的視覺系統(tǒng)相比，該系統(tǒng)功耗低、體積小，適合應(yīng)用于移動(dòng)機(jī)器人等領(lǐng)域。

發(fā)表于：8/1/2011

基于NiosII的多功能數(shù)碼相框設(shè)計(jì)

　本文采用了基于NiosⅡ軟核處理器的SOPC技術(shù)來實(shí)現(xiàn)數(shù)碼相框的設(shè)計(jì)，從根本上改變了傳統(tǒng)設(shè)計(jì)方案的不足。NiosⅡ軟核嵌入式處理器是Altera公司提供的SOPC解決方案。NiosⅡ是一種可配置的16／32位RISC處理器，它結(jié)合豐富的外設(shè)、專用指令和硬件加速單元可以低成本地提供極度靈活和功能強(qiáng)大的SOPC系統(tǒng)，開發(fā)者可以根據(jù)實(shí)際需要自行整合。SOPC技術(shù)在電子設(shè)計(jì)上給出了一種同時(shí)涉及底層的硬件系統(tǒng)設(shè)計(jì)和相應(yīng)的軟件設(shè)計(jì)，在系統(tǒng)優(yōu)化方面有了前所未有的自由度，使得從多角度、多因素和多結(jié)構(gòu)層面上大幅度優(yōu)化自己的設(shè)計(jì)成為可能。當(dāng)電路有少量改動(dòng)時(shí)，更凸現(xiàn)出其優(yōu)勢(shì)，可以延長(zhǎng)該產(chǎn)品在市場(chǎng)上的壽命，大大提高多功能數(shù)碼相框的性能。

發(fā)表于：8/1/2011

Xilinx FPGA抗輻射設(shè)計(jì)技術(shù)研究

針對(duì)Xilinx FPGA在航天應(yīng)用中的可行性，文章分析了Xilinx FPGA的結(jié)構(gòu)以及空間輻射效應(yīng)對(duì)FPGA的影響，結(jié)合實(shí)際工程實(shí)踐給出了提高其可靠性的一有用辦法和注意事項(xiàng)，如冗余設(shè)計(jì)、同步設(shè)計(jì)、自檢等。表明配置信息的周期刷新和三模冗余設(shè)計(jì)是減輕單粒子效應(yīng)的有效方法。

發(fā)表于：8/1/2011

基于SoPC的實(shí)時(shí)視頻處理與顯示設(shè)計(jì)

介紹了一種采用SoPC技術(shù)，適用于光照度不夠均勻造成圖像灰度過于集中環(huán)境下的視頻處理與顯示設(shè)計(jì)。該系統(tǒng)基于FPGA技術(shù)，通過將NiosⅡ軟核處理器、用戶自定義邏輯模塊、存儲(chǔ)器、I/O等集成到單塊低成本的FPGA上，實(shí)現(xiàn)對(duì)解碼芯片SAA7113H的初始化及配置、視頻圖像灰度信號(hào)直方圖統(tǒng)計(jì)以及灰度均衡化的實(shí)時(shí)處理與顯示。其設(shè)計(jì)靈活、可靠性高，并且降低了成本和功耗。

發(fā)表于：8/1/2011

臺(tái)積電無訂單排隊(duì) 28納米制程量產(chǎn)計(jì)劃后延

臺(tái)積電董事長(zhǎng)張忠謀日前在法說會(huì)中冷靜表示，在全球半導(dǎo)體產(chǎn)業(yè)鏈庫存水平已高于2011年第3季終端市場(chǎng)需求預(yù)估值后，公司與客戶已在第3季進(jìn)入庫存水位修正階段，內(nèi)部甚至看到一些產(chǎn)業(yè)界領(lǐng)導(dǎo)級(jí)客戶將原定于2011年第4季投產(chǎn)的28納米制程訂單，開始往后延宕到2012年初的動(dòng)作。

發(fā)表于：8/1/2011

FPGA的配置及接口電路

與CPLD不同，F(xiàn)PGA是基于門陣列方式為用戶提供可編程資源的，其內(nèi)部邏輯結(jié)構(gòu)的形成是由配置數(shù)據(jù)決定的。這些配置數(shù)據(jù)通過外部控制電路或微處理器加載到FPGA內(nèi)部的SRAM中，由于SRAM的易失性，每次上電時(shí)，都必須對(duì)FPGA進(jìn)行重新配置，在不掉電的情況下，這些邏輯結(jié)構(gòu)將會(huì)始終被保持，從而完成用戶編程所要實(shí)現(xiàn)的功能。

發(fā)表于：8/1/2011