CPLD在基于PCI總線功率模塊設(shè)計中的應(yīng)用

利用CPLD技術(shù)實現(xiàn)了邏輯和時序的控制,簡化了硬件電路設(shè)計?；贑PLD的可編程特點，可以在不改變硬件電路整體結(jié)構(gòu)的情況下對設(shè)計電路進(jìn)行改造、升級以及維護(hù)：并且減少了軟件程序的操作指令，簡化了系統(tǒng)結(jié)構(gòu)，提高了數(shù)據(jù)處理和讀取速度。基于CPLD的PWM控制器電路結(jié)構(gòu)簡單，設(shè)計方便，簡化了外部線路設(shè)計，節(jié)省了PCB板空間：解決了機(jī)電一體化開發(fā)平臺中MCU模塊與功率模塊基于PCI總線的通信，并且設(shè)計產(chǎn)生占空比和頻率范圍可調(diào)的PWM信號能滿足直流電機(jī)的要求,適用于自動控制和電力電子領(lǐng)域。

發(fā)表于：8/3/2011

FPGA的DDS調(diào)頻信號研究與實現(xiàn)

用FPGA實現(xiàn)DDS調(diào)頻信號電路較采用專用DDS芯片更為靈活，只要改變FPGA中ROM內(nèi)的數(shù)據(jù)和控制參數(shù)，DDS就可以產(chǎn)生任意調(diào)制波形，且分辨率高，具有相當(dāng)大的靈活性。相比之下，DDS的功能完全取決于設(shè)計需求，可以復(fù)雜也可以簡單，而且FPGA芯片還支持在系統(tǒng)現(xiàn)場升級。另外，將DDS設(shè)計嵌入到FPGA芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng)成本并不會增加多少，而購買專用芯片的價格則是前者的很多倍。所以采用FPGA來設(shè)計DDS系統(tǒng)具有很高的性價比。

發(fā)表于：8/3/2011

科學(xué)家發(fā)現(xiàn)最薄單層石墨烯 或可制造芯片

　隨著科技的不斷發(fā)展，電腦和手機(jī)的運行速度也將會越來越快。科學(xué)家近日就對外公布了一種超薄的單層石墨烯物質(zhì)，有望被用作電腦和手機(jī)等未來電子產(chǎn)品中的芯片制作材料，從而來提高這些電子產(chǎn)品的運行速度。

發(fā)表于：8/3/2011

大容量串行e-Flash的FPGA配置方案

本方案提出了一種基于大容量串行e-Flash的XilinxSpartanlI系列FPGA在線配置的方法。該方案適用于采用MCU的嵌入式系統(tǒng)中，占用MCU的I/O口資源少，且可以實現(xiàn)ROM的共享。MCU程序采用C語言編寫，便于在單片機(jī)、ARM等MCU間的移植。經(jīng)過實際測試，配置XC2S30僅需數(shù)秒，可以應(yīng)用在對設(shè)備開機(jī)時間要求不高的場合。本方案已經(jīng)應(yīng)用在某電力測量設(shè)備中，效果理想，運行可靠。

發(fā)表于：8/2/2011

用FPGA實現(xiàn)數(shù)字電視條件接收系統(tǒng)

在采用MPEG-2的數(shù)字電視中，加擾過程就是用一個由控制字CW控制的偽隨機(jī)序列對PES流或TS流進(jìn)行擾動，使沒有被授權(quán)的用戶不能觀看節(jié)目。對于授權(quán)用戶，他們的接收機(jī)也有一個同樣的偽隨機(jī)序列產(chǎn)生器，如果接收到正確的CW，就可以生成解擾序列，解除信號的擾動，恢復(fù)出接收機(jī)可以播放的信號。　

發(fā)表于：8/2/2011

基于CPLD／FPGA的多串口設(shè)計與實現(xiàn)

本文詳細(xì)介紹了CPLD／FPGA多串口設(shè)計的內(nèi)部構(gòu)成，對各個模塊的工作原理和關(guān)鍵信號進(jìn)行了分析，給出了EDA軟件仿真形波和測試結(jié)果。通過對FPGA／CPLD多串口的設(shè)計與實現(xiàn)，為嵌入式系統(tǒng)中串口的擴(kuò)展提供了一定的幫助。

發(fā)表于：8/2/2011

移頻鍵控信號測量系統(tǒng)設(shè)計

為了提高鐵路機(jī)車中移頻鍵控信號的測量精度，給出了一種利用FPGA和ARM處理器測量頻率的方法。該方法在FPGA中利用量化時鐘實時測量一組FSK信號周期長度，并將測量數(shù)據(jù)存儲在FPGA內(nèi)部設(shè)計的雙口RAM中。FPGA通過設(shè)計的串口模塊將測量數(shù)據(jù)送給ARM處理器，ARM處理器對產(chǎn)生測量誤差的主要原因進(jìn)行分析，并對上、下邊頻切換時產(chǎn)生的畸變數(shù)據(jù)進(jìn)行處理，給出了時間間隔測量誤差的分析和補償方法。實驗表明，該系統(tǒng)具有較好的抗擾動能力，能夠滿足一般工業(yè)現(xiàn)場測試速率和精度的要求。

發(fā)表于：8/2/2011

一種基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計

可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢，廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域，近年來在消費電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂如游戲機(jī)開發(fā)與應(yīng)用中的巨大商機(jī)，介紹了一款以Altera公司FP-GA芯片為控制核心，附加少量外圍電路組成的乒乓球比賽游戲機(jī)。整個系統(tǒng)設(shè)計模塊劃分清晰：包括裁判端、選手端、控制端、顯示端及模擬乒乓球臺；功能齊全：包括發(fā)球權(quán)控制、犯規(guī)提示、局?jǐn)?shù)比分顯示等，模擬實際乒乓球比賽相似程度高。采用了VHDL語言編程實現(xiàn)，在QuartusⅡ8．1集成環(huán)境下進(jìn)行了模擬仿真，結(jié)果表明在設(shè)定的比賽規(guī)則下，游戲機(jī)運行正常，通過進(jìn)一步優(yōu)化可將其商品化，推入市場。

發(fā)表于：8/2/2011

基于SRAM的可重配置電路PLD

基于SRAM的可重配置PLD（可編程邏輯器件）的出現(xiàn)，為系統(tǒng)設(shè)計者動態(tài)改變運行電路中PLD的邏輯功能創(chuàng)造了條件。PLD使用SRAM單元來保存字的配置數(shù)據(jù)決定了PLD內(nèi)部互連和功能，改變這些數(shù)據(jù)，也就改變了器件的邏輯功能。

發(fā)表于：8/2/2011

FPGA/CPLD助學(xué)小組 來啦！

發(fā)表于：8/2/2011