一本久久道aa兔费看,色天天综合久久久久综合片

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來良好發(fā)展充滿信心。

基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng)的設(shè)計(jì)

本文設(shè)計(jì)了一套基于視頻解碼芯片SAA7114H與CPLD的實(shí)時(shí)圖像采集系統(tǒng),其硬件結(jié)構(gòu)簡(jiǎn)單,系統(tǒng)穩(wěn)定,完全滿足基于DSP的活動(dòng)目標(biāo)跟蹤系統(tǒng)的需要,具有很強(qiáng)的實(shí)用性,稍加改動(dòng)即可用于其他場(chǎng)合,如監(jiān)控系統(tǒng)等。

發(fā)表于：8/6/2011

FPGA與USB技術(shù)在紡織品數(shù)字印刷機(jī)系統(tǒng)中的應(yīng)用

介紹了紡織品數(shù)字印刷機(jī)的設(shè)計(jì)概況以及USB控制器CY7C68013A的特性，闡述了通過Verilog HDL語(yǔ)言設(shè)計(jì)FPGA對(duì) USB 控制器的訪問控制操作、USB控制器固件程序設(shè)計(jì)、USB驅(qū)動(dòng)程序設(shè)計(jì)及PC端的應(yīng)用程序設(shè)計(jì)。測(cè)試結(jié)果表明， FPGA通過USB接口實(shí)現(xiàn)了高速可靠的數(shù)據(jù)傳輸。

發(fā)表于：8/5/2011

基于CPLD的位同步時(shí)鐘提取電路設(shè)計(jì)

本位同步時(shí)鐘提取方案已在CPLD器件上進(jìn)行了仿真實(shí)現(xiàn)，通過以上的分析可知，本位同步時(shí)鐘的提取方案具有結(jié)構(gòu)簡(jiǎn)單、節(jié)省硬件資源、同步建立時(shí)間短等優(yōu)點(diǎn)，在輸入信號(hào)有一次跳變后，系統(tǒng)出現(xiàn)連“1”連“0”，或信號(hào)中斷時(shí)，此系統(tǒng)仍然能夠輸出位同步時(shí)鐘脈沖，此后，只要輸入信號(hào)恢復(fù)并產(chǎn)生新的跳變沿，系統(tǒng)仍可以調(diào)整此位同步時(shí)鐘脈沖輸出而重新同步，此系統(tǒng)中輸入的時(shí)鐘信號(hào)頻率相對(duì)碼元速率越高，同步時(shí)鐘的位置就越精確，而當(dāng)輸入碼元速率改變時(shí)，只要改變本系統(tǒng)中的N值系統(tǒng)就可重新正常工作。

發(fā)表于：8/5/2011

CDMA 2000系統(tǒng)中前向鏈路卷積編碼器的FPGA實(shí)現(xiàn)

FPGA是可編程邏輯器件，它的主要優(yōu)點(diǎn)在于可以借助EDA工具通過軟件編程對(duì)器件的硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，這就使得硬件設(shè)計(jì)具有軟件設(shè)計(jì)的靈活性和便捷性。本設(shè)計(jì)采用VHDL語(yǔ)言并選用可編程邏輯器件在QuartusⅡ下來實(shí)現(xiàn)CDMA 2000系統(tǒng)中的前向鏈路卷積編碼器。

發(fā)表于：8/5/2011

用CPLD實(shí)現(xiàn)基于PC104總線的429接口板

PC104總線系統(tǒng)是一種新型的計(jì)算機(jī)測(cè)控平臺(tái)，作為嵌入式PC的一種，在軟件與硬件上與標(biāo)準(zhǔn)的臺(tái)式PC(PC/AT)體系結(jié)構(gòu)完全兼容，它具有如下優(yōu)點(diǎn)：體積小、十分緊湊，并采用模塊化結(jié)構(gòu)，功耗低，總線易于擴(kuò)充，緊固堆疊方式安裝，適合于制作高密度、小體積、便攜式測(cè)試設(shè)備，因此在軍用航空設(shè)備上有著廣泛的應(yīng)用，但也正是PC104板的這種小尺寸結(jié)構(gòu)、板上可用空間少給設(shè)計(jì)帶來了一定的困難，所以本設(shè)計(jì)采用了復(fù)雜可編程器件CPLD，用CPLD完成了PC104總線與429總線通訊的主要電路，大大節(jié)省了硬件資源，本文著重介紹了C

發(fā)表于：8/5/2011

利用FPGA平臺(tái)架構(gòu)提升信息娛樂系統(tǒng)設(shè)計(jì)靈活性

開發(fā)車載信息娛樂系統(tǒng)面臨著前所未有的挑戰(zhàn)。事實(shí)上，支持眾多不一致甚至矛盾的要求需要采用全新的思路。設(shè)計(jì)基于FPGA的平臺(tái)就是一種可行的解決方案，可通過設(shè)計(jì)靈活性來滿足多樣化的汽車要求。

發(fā)表于：8/4/2011

運(yùn)用SAD算法降低FPGA資源利用率

資源共享是一種在保持功能性的同時(shí)減少面積或資源占用率的傳統(tǒng)方法。其中包括通過將一個(gè)以上的運(yùn)算映射到一個(gè)運(yùn)算器，實(shí)現(xiàn)算術(shù)運(yùn)算器(如加法器、乘法器等)的共享。例如，共享后3個(gè)加法器可執(zhí)行6個(gè)而不是3個(gè)加運(yùn)算，使用的加法器數(shù)量減少了一半，從而減少了資源占用率。通過Xilinx ISE軟件，可以在合成屬性對(duì)話框中開啟相應(yīng)開關(guān)(resource sharing)后進(jìn)行資源共享。當(dāng)在一個(gè)if-else程序塊(圖1)或case-endcase程序塊(圖2)中描述互斥的任務(wù)后，這些工具能檢測(cè)并實(shí)施資源共享。

發(fā)表于：8/4/2011

基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)現(xiàn)

PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標(biāo)準(zhǔn)——ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點(diǎn)，用于取代ISA總線而成為目前臺(tái)式計(jì)算機(jī)的事實(shí)I/O總線標(biāo)準(zhǔn)，在普通PC機(jī)和工控機(jī)上有著廣泛的應(yīng)用。PCI總線為滿足在插卡和系統(tǒng)存儲(chǔ)器中高速傳輸數(shù)據(jù)的要求提供了很好的途徑。

發(fā)表于：8/4/2011

基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)[圖]

針對(duì)傳統(tǒng)磁通門信號(hào)處理電路中模擬元件的缺點(diǎn)，設(shè)計(jì)一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。整個(gè)系統(tǒng)采用閉環(huán)結(jié)構(gòu)，由激勵(lì)產(chǎn)生模塊、信號(hào)處理拱塊和負(fù)反饋模塊組成。外圍模擬電路用高速D/A、A/D芯片取代，有利于系統(tǒng)溫度穩(wěn)定性的提到。FPGA內(nèi)的數(shù)字邏輯實(shí)現(xiàn)了磁通門信號(hào)解算、激勵(lì)正弦信號(hào)發(fā)生、D/A、A/D輸入/輸出串并轉(zhuǎn)換的功能，首先用硬件描述語(yǔ)言(HDL)設(shè)計(jì)并仿真，然后下載、配置到FPGA中，調(diào)試完成后進(jìn)行實(shí)驗(yàn)，通過實(shí)時(shí)處理雙鐵芯磁通門傳感器探頭輸出信號(hào)對(duì)系統(tǒng)進(jìn)行測(cè)試。實(shí)驗(yàn)結(jié)果證實(shí)了系統(tǒng)功能的正確性。閉環(huán)結(jié)構(gòu)的采用提高了系統(tǒng)信號(hào)梯度線性度，與模擬系統(tǒng)相比，基于數(shù)字邏輯的設(shè)計(jì)溫度性能更穩(wěn)定，更易于小型化，可移植性更強(qiáng)。

發(fā)表于：8/3/2011

關(guān)于單片機(jī)脈沖信號(hào)源的CPLD實(shí)現(xiàn)方法

單片機(jī)產(chǎn)生的脈沖信號(hào)源由于是靠軟件實(shí)現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時(shí)鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號(hào)源，脈沖信號(hào)源的參數(shù)(頻率、占空比)由工控機(jī)通過I／O板卡設(shè)置，設(shè)定的參數(shù)由數(shù)碼管顯示，這種脈沖信號(hào)源與其它脈沖信號(hào)發(fā)生電路相比具有輸出頻率高、步進(jìn)小(通過選用高速CPLD可提高頻率及縮小步進(jìn))、精度高、參數(shù)調(diào)節(jié)方便、易于修改等優(yōu)點(diǎn)。

發(fā)表于：8/3/2011