頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于FPGA的倏逝波型光纖氣體檢測研究 摘要：文章就光纖氣體傳感器的背景和發(fā)展進行了介紹，并且對倏逝波型的光纖氣體檢測原理進行了分析與研究。設(shè)計了一款基于FPGA的倏逝波型的光纖氣體檢測系統(tǒng)。通過模擬與實驗，提高了檢測靈敏度和響應時間，可進行多 發(fā)表于：8/15/2011 自動語音記錄系統(tǒng)（AVRS）的SOPC設(shè)計與實現(xiàn) 本文基于Altera公司的高性能Stratix器件，利用SOPC Builder、DSP Builder、Matlab和Simulink等軟件設(shè)計實現(xiàn)了一種新型的自動語音記錄系統(tǒng)（AVRS），實現(xiàn)了對多路電話的通話進行同期監(jiān)控錄音，可廣泛應用于需要經(jīng)常性語音記錄的部門。 發(fā)表于：8/15/2011 基于DSP Builder的JPEG靜態(tài)圖像壓縮算法的實現(xiàn) 利用Altera公司提供的數(shù)字信號處理開發(fā)工具DSP Builder和現(xiàn)代DSP技術(shù)，在Matlab/Simulink環(huán)境中建立了JPEG算法模型，并進行了仿真驗證，最后將編譯代碼下載到硬件上進行了在線調(diào)試。 發(fā)表于：8/13/2011 基于XC2C64A芯片的無線錄井絞車信號檢測電路設(shè)計[圖] 基于XC2C64A芯片的無線錄井絞車信號檢測電路設(shè)計[圖],引言在錄井儀器中，深度系統(tǒng)是最重要的部分，離開了深度系統(tǒng)中的井深，儀器中大部分參數(shù)都將失去意義[1] 發(fā)表于：8/13/2011 FPGA與單片機實現(xiàn)低頻數(shù)字式相位測量儀 FPGA與單片機實現(xiàn)低頻數(shù)字式相位測量儀,摘要：提出了以AVR ATmega128單片機和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計方案。分析了數(shù)字式低頻相位測量儀的測量原理和測量誤差及其消除的方法。主要介紹了系統(tǒng)的軟硬件設(shè)計。實踐表明，此方案設(shè)計的 發(fā)表于：8/13/2011 基于Microblaze軟核FSL總線的門光子計數(shù)器設(shè)計與實現(xiàn) 門光子計數(shù)器是量子光學實驗中單光子探測常用的數(shù)據(jù)采集設(shè)備，用于收集單光子探測器探測到的單個光子信號。由于不同的場合需要用到不同的計數(shù)模式，商用的計數(shù)器往往難以滿足具體的需求，或者造成采集效率低下。系統(tǒng)采用的是一種基于MicroBlaze系統(tǒng)FSL總線的可擴展計數(shù)器設(shè)計架構(gòu)，該架構(gòu)能夠靈活的添加不同的計數(shù)功能，并通過統(tǒng)一的FSL總線和Microblaze CPU與PC通信。在該架構(gòu)的基礎(chǔ)上實現(xiàn)了針對量子單自旋調(diào)控實驗中常用的計數(shù)模式。系統(tǒng)所采用的設(shè)計和實現(xiàn)方式可以推廣到其他光子計數(shù)需求中，并具有較低的設(shè)計和生產(chǎn)成本。 發(fā)表于：8/12/2011 基于Matlab/Simulink的變頻系統(tǒng)仿真 采用本文中提出的PWM發(fā)生器的外控單元，對有變頻和變幅值要求的交-直-交電壓源變頻器的仿真是完全成功的，特別是對風力發(fā)電DFIG的向轉(zhuǎn)子供滑差頻率的變頻器仿真，特別有用。在整個仿真過程中只是用了Simulink的Sim Power Systems 工具庫中的元器件，無須編程，分析、計算，十分方便。 發(fā)表于：8/12/2011 一種帶有限位功能的步進電機控制器 為了適應調(diào)焦系統(tǒng)中爬山算法的搜索復位和區(qū)域限定要求，對通用步進電機控制器進行了改進，使其可以利用位置感應電路的限位信號主動完成搜索復位和限位。步進電機控制器通過了功能仿真，并在可編程門陣列器件中進行了實驗。結(jié)果表明該控制器實現(xiàn)了預期的功能要求，復位與限位功能正常。 發(fā)表于：8/12/2011 基于DVI和FPGA的視頻疊加器設(shè)計 利用FPGA作為主控單元，以數(shù)字視頻接口DVI為視頻接口、TI公司的TFP401和TFP410為視頻信號的編解碼芯片、ISSI公司的SRAM IS61LV10248-8TI為存儲單元完成視頻疊加器的設(shè)計。通過該系統(tǒng)，從路圖像的非黑像素能夠覆蓋主路圖像相同坐標的像素。 發(fā)表于：8/12/2011 基于FPGA的高速FIR數(shù)字濾波器的設(shè)計 FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號處理任務，相對于串行運算為主導的通用DSP芯片來說，其并行性和可擴展性更好。但長期以來，F(xiàn)PGA一直被用于系統(tǒng)邏輯或時序控制上，很少有信號處理方面的應用，其原因主要是因為在FPGA中缺乏實現(xiàn)乘法運算的有效結(jié)構(gòu)。本文利用FPGA乘累加的快速算法，可以設(shè)計出高速的FIR數(shù)字濾波器，使FPGA在數(shù)字信號處理方面有了長足的發(fā)展。 發(fā)表于：8/12/2011 ?…359360361362363364365366367368…?
