123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

自動(dòng)語(yǔ)音記錄系統(tǒng)（AVRS）的SOPC設(shè)計(jì)與實(shí)現(xiàn)

本文基于Altera公司的高性能Stratix器件，利用SOPC Builder、DSP Builder、Matlab和Simulink等軟件設(shè)計(jì)實(shí)現(xiàn)了一種新型的自動(dòng)語(yǔ)音記錄系統(tǒng)（AVRS），實(shí)現(xiàn)了對(duì)多路電話的通話進(jìn)行同期監(jiān)控錄音，可廣泛應(yīng)用于需要經(jīng)常性語(yǔ)音記錄的部門。

發(fā)表于：2011/8/15

基于DSP Builder的JPEG靜態(tài)圖像壓縮算法的實(shí)現(xiàn)

利用Altera公司提供的數(shù)字信號(hào)處理開發(fā)工具DSP Builder和現(xiàn)代DSP技術(shù)，在Matlab/Simulink環(huán)境中建立了JPEG算法模型，并進(jìn)行了仿真驗(yàn)證，最后將編譯代碼下載到硬件上進(jìn)行了在線調(diào)試。

發(fā)表于：2011/8/13

基于XC2C64A芯片的無線錄井絞車信號(hào)檢測(cè)電路設(shè)計(jì)[圖]

基于XC2C64A芯片的無線錄井絞車信號(hào)檢測(cè)電路設(shè)計(jì)[圖],引言在錄井儀器中，深度系統(tǒng)是最重要的部分，離開了深度系統(tǒng)中的井深，儀器中大部分參數(shù)都將失去意義[1]

發(fā)表于：2011/8/13

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x,摘要：提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測(cè)量?jī)x的測(cè)量原理和測(cè)量誤差及其消除的方法。主要介紹了系統(tǒng)的軟硬件設(shè)計(jì)。實(shí)踐表明，此方案設(shè)計(jì)的

發(fā)表于：2011/8/13

基于Microblaze軟核FSL總線的門光子計(jì)數(shù)器設(shè)計(jì)與實(shí)現(xiàn)

門光子計(jì)數(shù)器是量子光學(xué)實(shí)驗(yàn)中單光子探測(cè)常用的數(shù)據(jù)采集設(shè)備，用于收集單光子探測(cè)器探測(cè)到的單個(gè)光子信號(hào)。由于不同的場(chǎng)合需要用到不同的計(jì)數(shù)模式，商用的計(jì)數(shù)器往往難以滿足具體的需求，或者造成采集效率低下。系統(tǒng)采用的是一種基于MicroBlaze系統(tǒng)FSL總線的可擴(kuò)展計(jì)數(shù)器設(shè)計(jì)架構(gòu)，該架構(gòu)能夠靈活的添加不同的計(jì)數(shù)功能，并通過統(tǒng)一的FSL總線和Microblaze CPU與PC通信。在該架構(gòu)的基礎(chǔ)上實(shí)現(xiàn)了針對(duì)量子單自旋調(diào)控實(shí)驗(yàn)中常用的計(jì)數(shù)模式。系統(tǒng)所采用的設(shè)計(jì)和實(shí)現(xiàn)方式可以推廣到其他光子計(jì)數(shù)需求中，并具有較低的設(shè)計(jì)和生產(chǎn)成本。

發(fā)表于：2011/8/12

基于Matlab/Simulink的變頻系統(tǒng)仿真

采用本文中提出的PWM發(fā)生器的外控單元，對(duì)有變頻和變幅值要求的交-直-交電壓源變頻器的仿真是完全成功的，特別是對(duì)風(fēng)力發(fā)電DFIG的向轉(zhuǎn)子供滑差頻率的變頻器仿真，特別有用。在整個(gè)仿真過程中只是用了Simulink的Sim Power Systems 工具庫(kù)中的元器件，無須編程，分析、計(jì)算，十分方便。

發(fā)表于：2011/8/12

一種帶有限位功能的步進(jìn)電機(jī)控制器

為了適應(yīng)調(diào)焦系統(tǒng)中爬山算法的搜索復(fù)位和區(qū)域限定要求，對(duì)通用步進(jìn)電機(jī)控制器進(jìn)行了改進(jìn)，使其可以利用位置感應(yīng)電路的限位信號(hào)主動(dòng)完成搜索復(fù)位和限位。步進(jìn)電機(jī)控制器通過了功能仿真，并在可編程門陣列器件中進(jìn)行了實(shí)驗(yàn)。結(jié)果表明該控制器實(shí)現(xiàn)了預(yù)期的功能要求，復(fù)位與限位功能正常。

發(fā)表于：2011/8/12

基于DVI和FPGA的視頻疊加器設(shè)計(jì)

利用FPGA作為主控單元，以數(shù)字視頻接口DVI為視頻接口、TI公司的TFP401和TFP410為視頻信號(hào)的編解碼芯片、ISSI公司的SRAM IS61LV10248-8TI為存儲(chǔ)單元完成視頻疊加器的設(shè)計(jì)。通過該系統(tǒng)，從路圖像的非黑像素能夠覆蓋主路圖像相同坐標(biāo)的像素。

發(fā)表于：2011/8/12

基于FPGA的高速FIR數(shù)字濾波器的設(shè)計(jì)

FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號(hào)處理任務(wù)，相對(duì)于串行運(yùn)算為主導(dǎo)的通用DSP芯片來說，其并行性和可擴(kuò)展性更好。但長(zhǎng)期以來，F(xiàn)PGA一直被用于系統(tǒng)邏輯或時(shí)序控制上，很少有信號(hào)處理方面的應(yīng)用，其原因主要是因?yàn)樵贔PGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)。本文利用FPGA乘累加的快速算法，可以設(shè)計(jì)出高速的FIR數(shù)字濾波器，使FPGA在數(shù)字信號(hào)處理方面有了長(zhǎng)足的發(fā)展。

發(fā)表于：2011/8/12

基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭

光纖陀螺是激光陀螺的一種，是慣性技術(shù)和光電子技術(shù)緊密結(jié)合的產(chǎn)物。它利用Sagnac干涉效應(yīng)，用光纖構(gòu)成環(huán)形光路，并檢測(cè)出隨光纖環(huán)的轉(zhuǎn)動(dòng)而產(chǎn)生的兩路超輻射光束之間的相位差，由此計(jì)算出光纖環(huán)旋轉(zhuǎn)的角速度。光纖陀螺儀主要由表頭和調(diào)制解調(diào)電路兩個(gè)部分組成。伺服于表頭的調(diào)制解調(diào)電路根據(jù)輸入的電信號(hào)，經(jīng)過相應(yīng)的變換后形成反饋信號(hào)送至表頭的相位調(diào)制器中。在實(shí)際的應(yīng)用過程中，相應(yīng)的調(diào)制解調(diào)電路應(yīng)該根據(jù)溫度、振動(dòng)等情況做出相應(yīng)的改變，才能最大限度地保證陀螺的精度要求。本文設(shè)計(jì)了一種基于FPGA的測(cè)試系統(tǒng)，模擬光纖陀螺儀的表頭，并檢測(cè)調(diào)制解調(diào)電路的性能。

發(fā)表于：2011/8/12