頭條 基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 用插值查找表實(shí)現(xiàn)FPGA的DSP功能 我們是否能夠提供一款其功能可滿足客戶所有獨(dú)特設(shè)計(jì)要求的DSP內(nèi)核。有時(shí)候內(nèi)核會太大，太小或者不夠快。有時(shí)，我們會開發(fā)一款能確切滿足客戶需求的內(nèi)核，并迅速以CORE GeneratorTM商標(biāo)推出。不過即便在這種情況下，客戶仍然想要一套特定的DSP功能，而且刻不容緩。在這些情況下，我常常建議他們使用我們器件中的插值查找表來定制他們的DSP功能。 發(fā)表于：2011/4/20 基于FIash和JTAG接口的FPGA多配置系統(tǒng) 本文分析了各種傳輸協(xié)議接口以及System ACE多配置解決方案的優(yōu)缺點(diǎn)，根據(jù)實(shí)際應(yīng)用需求，提出了一種基于大容量NOR Flash并利用JTAG接口完成配置碼流下載的FPGA多配置系統(tǒng)解決方案。本系統(tǒng)采用Flash存儲器替代配置用PROM或CF卡，節(jié)省了硬件成本和空間，且理論上可以支持不限數(shù)量的配置文件切換，對FPGA的配置速度也達(dá)到了System ACE方案的3倍以上。 發(fā)表于：2011/4/20 寬帶數(shù)字信道化接收機(jī)的FPGA實(shí)現(xiàn) 摘要：為解決現(xiàn)代電子戰(zhàn)對接收機(jī)處理帶寬寬、靈敏度高及實(shí)時(shí)性處理的要求，提出一種數(shù)字信道化接收機(jī)的設(shè)計(jì)方法。在推導(dǎo)高效信道化接收機(jī)模型的基礎(chǔ)上，采用多相濾波器結(jié)構(gòu)實(shí)現(xiàn)的數(shù)字信道化接收機(jī)。該接收機(jī)利用超高 發(fā)表于：2011/4/20 基于CPLD的編碼器解碼接口、PWM輸出方案及其在運(yùn)動(dòng)控制卡和伺服驅(qū)動(dòng)器中的應(yīng)用 SM2100是一個(gè)基于CPLD的編碼器解碼接口SOPC（系統(tǒng)在可編程芯片上）芯片方案，她主要提供了1-4路ABZ相編碼器信號的解碼及PWM輸出功能，用于對實(shí)際位置的判斷與反饋，她的高性價(jià)比特點(diǎn)非常適合應(yīng)用于現(xiàn)階段我國數(shù)控設(shè)備中。 發(fā)表于：2011/4/20 異步FIFO在FPGA與DSP通信中的運(yùn)用 利用異步FIFO實(shí)現(xiàn)FPGA與DSP進(jìn)行數(shù)據(jù)通信的方案。FPGA在寫時(shí)鐘的控制下將數(shù)據(jù)寫入FIFO，再與DSP進(jìn)行握手后，DSP通過EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實(shí)現(xiàn)代碼和FPGA與DSP的硬件連接電路。經(jīng)驗(yàn)證，利用異步FIFO的方法，在FPGA與DSP通信中的應(yīng)用，具有傳輸速度快、穩(wěn)定可靠、實(shí)現(xiàn)方便的優(yōu)點(diǎn)。 發(fā)表于：2011/4/20 一種基于CPLD的DSP人機(jī)接口模塊設(shè)計(jì) 本文簡單介紹了TI16位控制器DSP與液晶顯示模塊及鍵盤模塊之間的接口方案．利用了CPLD來進(jìn)行邏輯轉(zhuǎn)換和控制。提供了一種高速器件和慢速接口直接的連接方法，通過這個(gè)接口方案研究，為以后系統(tǒng)的開發(fā)提供了一種新的思路。 發(fā)表于：2011/4/20 CPLD為控制核心16位高精度數(shù)字電壓表設(shè)計(jì) 傳統(tǒng)的數(shù)字電壓表多以單片機(jī)為控制核心，芯片集成度不高，系統(tǒng)連線復(fù)雜，難以小型化，尤其在產(chǎn)品需求發(fā)生變化時(shí)，不得不重新布版、調(diào)試，增加了投資風(fēng)險(xiǎn)和成本。而采用CPLD進(jìn)行產(chǎn)品開發(fā)，可以靈活地進(jìn)行模塊配置，大大縮短了開發(fā)周期，也有利于數(shù)字電壓表向小型化、集成化的方向發(fā)展。 發(fā)表于：2011/4/20 利用FPGA實(shí)現(xiàn)攝像機(jī)傳感器接口 圖像傳感器可以說是在數(shù)字視頻或靜止相機(jī)中視頻或靜止圖像處理流水線的最重要部分。如果沒有傳感器，就沒有圖... 發(fā)表于：2011/4/20 讓生物識別技術(shù)成為FPGA動(dòng)態(tài)部分重配置功能的“殺手級”應(yīng)用 我們在本項(xiàng)工作中解決的問題是：證實(shí)部分重配置適用于基于生物識別特性的復(fù)雜個(gè)人識別算法的開發(fā);運(yùn)用二維設(shè)計(jì)抽象層對功能進(jìn)行空間和時(shí)間的管理。 發(fā)表于：2011/4/20 HDLC的DSP與FPGA實(shí)現(xiàn) HDLC(高級數(shù)據(jù)鏈路控制)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC器件或軟件編程等。 發(fā)表于：2011/4/20 ?…408409410411412413414415416417…?
