123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于Nios II的AT24C02接口電路設(shè)計(jì)

在討論了I2C通信協(xié)議的基礎(chǔ)上，利用FPGA技術(shù)，設(shè)計(jì)了NiosⅡ與AT24C02”之間進(jìn)行通信的接口電路。本接口電路能產(chǎn)生基于I2C通信協(xié)議的讀寫操作時(shí)序，成功實(shí)現(xiàn)了對AT24C02的讀寫功能。由于所有的時(shí)序，都是由硬件產(chǎn)生，因此，本設(shè)計(jì)具有控制簡單、成本低廉等特點(diǎn)。

發(fā)表于：2011/4/22

ModelSim+Synplify+Quartus的Altera FPGA的仿真實(shí)現(xiàn)

1、設(shè)計(jì)一個(gè)多路選擇器，利用ModelSimSE做功能仿真； 2、利用Synplify Pro進(jìn)行綜合，生成xxx.vqm文件； 3、利用Quartus II導(dǎo)入xxx.vqm進(jìn)行自動布局布線，并生成xxx.vo(Verilog 4、利用ModelSimSE做后仿真，看是否滿足要求。

發(fā)表于：2011/4/22

基于NiosⅡ的直流電機(jī)PID調(diào)速控制系統(tǒng)

基于NiosⅡ的直流電機(jī)PID調(diào)速控制系統(tǒng),介紹一種基于NiosII軟核的直流電機(jī)PID控制系統(tǒng)。采用PWM直流電機(jī)調(diào)速方案，利用Altera公司推出的DE2板作為綜合開發(fā)平臺，采用SOPC技術(shù)，通過在FPGA中植入嵌入式軟核NiosⅡ作為中央處理囂，借助PID控制算法實(shí)現(xiàn)整個(gè)直流電機(jī)外圍電路的PWM閉環(huán)調(diào)速控制，這是時(shí)直流電機(jī)經(jīng)典控制(即基于單片機(jī)或DSP的電機(jī)控制)的全新改進(jìn)。

發(fā)表于：2011/4/22

基于CPLD 120MHz高速A/D采集卡設(shè)計(jì)

高速A／D采集技術(shù)已在許多領(lǐng)域得到愈來愈廣泛的應(yīng)用，本文將詳細(xì)論述采用CPLD技術(shù)來實(shí)現(xiàn)120MHz高速A／D采集卡的設(shè)計(jì)方法，該采集卡具有包括負(fù)延遲觸發(fā)在內(nèi)的多種觸發(fā)方式，采用CPLD復(fù)雜可編程邏輯器件（又稱FPGA）EPM7128SQC100－7和AD公司的高速模數(shù)轉(zhuǎn)換器（A／D）AD9054BST－135來實(shí)現(xiàn)。

發(fā)表于：2011/4/22

基于FPGA的DDS電路板檢測儀信號發(fā)生器設(shè)計(jì)

直接數(shù)字頻率合成(Direct Digital Synthesize，DDS)是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。它是繼直接頻率合成和間接頻率合成之后發(fā)展起來的第三代頻率合成技術(shù)，突破了前兩代頻率合成法的原理，從“相位”的概念出發(fā)進(jìn)行頻率合成，這種方法不僅可以產(chǎn)生不同頻率的正弦波、方波、三角波，而且可以控制波形的初始相位，還可以用此方法產(chǎn)生任意波形，目前得到了廣泛的應(yīng)用。

發(fā)表于：2011/4/22

FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

心率計(jì)在數(shù)字式心率計(jì)的基礎(chǔ)上，采用FPGA和VHDL語言實(shí)現(xiàn)，減少了元器件使用數(shù)量，提高了測量精度和可靠性。該電路能夠?qū)崟r(shí)采集并測量人體心跳的瞬時(shí)和平均心跳速率，判斷并顯示心率狀態(tài)（即心跳是否正常、是否過快或過慢、是否有心率不齊現(xiàn)象）。如果心率過快或過慢或者有心率不齊現(xiàn)象，那么將用不同顏色發(fā)光管進(jìn)行閃爍報(bào)警顯示。

發(fā)表于：2011/4/22

針對FPGA優(yōu)化的高分辨率時(shí)間數(shù)字轉(zhuǎn)換陣列電路

介紹一種針對FPGA優(yōu)化的時(shí)間數(shù)字轉(zhuǎn)換陣列電路。利用FPGA片上鎖相環(huán)對全局時(shí)鐘進(jìn)行倍頻與移相，通過時(shí)鐘狀態(tài)譯碼的方法解決了FPGA中延遲的不確定性問題，完成時(shí)間數(shù)字轉(zhuǎn)換的功能。在Altera公司的FPGA上驗(yàn)證表明，本時(shí)間數(shù)字轉(zhuǎn)換陣列可達(dá)1.73 ns的時(shí)間分辨率。轉(zhuǎn)換陣列具有占用資源少，可重用性高，可以作為IP核方便地移植到其他設(shè)計(jì)中。

發(fā)表于：2011/4/21

萊迪思半導(dǎo)體公司宣布推出適用于具有可配置SERDES的FPGA的最低成本的設(shè)計(jì)平臺

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布推出新的LatticeECP3?Versa開發(fā)套件，這對在各種市場中開發(fā)前沿應(yīng)用是非常理想的，諸如工業(yè)網(wǎng)絡(luò)、工業(yè)自動化、計(jì)算、醫(yī)療設(shè)備、國防和消費(fèi)電子產(chǎn)品。低成本的LatticeECP3Versa開發(fā)套件現(xiàn)在的促銷價(jià)只有99美元。

發(fā)表于：2011/4/21

臺積電首推智能機(jī)平板電腦芯片新工藝

臺積電在近日舉行的臺積電2011技術(shù)研討會上推出了業(yè)界首個(gè)專為智能手機(jī)、平板電腦芯片優(yōu)化的制程工藝。...

發(fā)表于：2011/4/21

基于Xilinx Spartan系列FPGA的數(shù)字示波器圖文顯示系統(tǒng)的軟硬件設(shè)計(jì)

本文是基于FPGA的數(shù)字示波器圖文顯示系統(tǒng)的硬件/軟件的設(shè)計(jì)思路和設(shè)計(jì)方案。此系統(tǒng)設(shè)計(jì)完成后，測試表明系統(tǒng)可以將相應(yīng)的圖形文字顯示出來，顯示的圖形和文字與預(yù)期的基本一致。該設(shè)計(jì)滿足了系統(tǒng)的需要，更重要的是具有很強(qiáng)的靈活性和可控性，同時(shí)使顯示更加高速度快捷，具有非常廣闊的應(yīng)用前景。

發(fā)表于：2011/4/21